El renombrado YouTuber de gadgets de bricolaje, Bitluni, ha construido su propio megaclúster RISC-V, que presenta un diseño «compacto» y algunas cosas bastante interesantes.

Aparentemente, puedes construir tu propio megacluster usando RISC-V, asegúrate de administrar tus conexiones de bus correctamente

Es emocionante ver instancias de bricolaje, particularmente aquellas que giran en torno a la industria tecnológica, ya que nos muestran el potencial sin explotar de productos o dispositivos específicos y, en este caso, la propia arquitectura RISC-V. Bueno, el experimento de Bitluni aquí no es simple ya que implica lidiar con múltiples supercúmulos.

Su idea era acomodar 16 de estos superclusters en una sola interfaz, pero eso se volvió inmanejable más tarde, por lo que diseñó su propio «cluster blade», que tenía dos microcontroladores montados en la placa, cada uno de los cuales administraba un supercluster encima del otro. él. A través del blade del cluster, logró darle a cada supercluster su interfaz de bus.

Cada una de las hojas del grupo tenía dos microcontroladores CH32V203 montados, y Bitluni combinó ocho de ellos para formar una gran capa uniforme. El proceso de ensamblaje implicó soldar cada microcontrolador en la placa de circuito y luego conectar los pines GPIO para comenzar la fase de prueba de su diseño.

A pesar de un proceso de pensamiento rígido, Bitluni encontró un error de diseño importante. Se perdió una fuente de reloj interna, lo que provocó que los LED montados para mostrar la funcionalidad parpadearan en patrones aleatorios e inciertos. Después de modificar el programa y depurar la sincronización del bus, Bitluni alcanzó la funcionalidad deseada con su clúster de bricolaje.

Fue bastante interesante presenciar el proceso de construcción general y fue un placer ver la dedicación de Bitluni. A pesar de que no había ningún motivo detrás del proyecto de bricolaje, parecía decidido. Al final, su gigantesco clúster logró albergar 256 microcontroladores basados ​​en RISC-V y operar también a la friolera de 14,7 GHz de frecuencia de un solo núcleo.

El revuelo por la IA ha llegado a las arquitecturas RISC-V, cuando la startup china SpacemiT presenta una nueva CPU personalizada, dirigida a la computación con IA.

La CPU K1 más nueva de SpacemiT se dirige al segmento de computación de IA promocionado a través de RISC-V Magic

A juzgar por la condición de los mercados de CPU de hoy en día, los motores de IA dedicados incorporados en los procesadores han sido un gran éxito para empresas como Intel, con su línea Meteor Lake. Con esto, muchas de las firmas se han subido al carro, siendo una de ellas SpacemiT. La empresa ha revelado su innovador procesador SpacemiT Key Stone K1, que supuestamente se basa en un estándar de IA RISC-V más nuevo, y es la primera vez que lo vemos llegar a los mercados. Echemos un vistazo rápido a lo que ofrece este RISC-V renovado a sus consumidores potenciales.

La startup RISC-V, IntoTimeSpace, anunció el debut de la primera CPU RISC-V AI de 8 núcleos, la SpacemiT Key Stone K1 (K1), junto con la SpacemiT Muse Book 1st Gen, una computadora portátil RISC-V producida en masa con tecnología por el K1. pic.twitter.com/EQC7WtK1sY

-jasonwill (@jasonwill101) 30 de abril de 2024

Según lo revelado por jasonwill, el procesador K1 de ocho núcleos tiene como objetivo mostrar el rendimiento de la arquitectura RISC-V en el segmento de IA. Sorprendentemente, se sabe que los chips RISC-V están 1,5 veces por delante generacionalmente de los chips ARM existentes, en lo que respecta a los requisitos de implementación de modelos de algoritmos de IA, lo que impulsa aún más su adopción.

Al comparar el procesador K1 de SpacemiT con el ARM Cortex-A55, el campo RISC-V logra proporcionar un rendimiento de un solo núcleo un 130% mayor, con aproximadamente entre un 60% y un 80% menos de consumo de energía. Los resultados son realmente impactantes de presenciar, ya que muestran que RISC-V puede desempeñar un papel dominante, dado que la arquitectura logra recibir una atracción masiva.

Para proporcionar el ecosistema adecuado, SpacemiT también ha revelado su SpacemiT Muse Book 1st Gen, que cuenta con el procesador K1 propio de la compañía. Según se informa, el portátil cuenta con el sistema operativo Bianbu personalizado, junto con soporte para hasta 16 GB de memoria LPDDR4X. A continuación se muestran las especificaciones completas, compiladas por CNX Software:

• SoC – Núcleo SpacemiT K1 octa-core X60 RISC-V compatible con RVA22 y 2.0 TOPS de potencia de IA
• Memoria del sistema – Hasta 16 GB LPDDR4-2400MT de 32 bits, LPDDR4X-2666MT de 32 bits
• Almacenamiento
  • Flash eMMC de 32 GB (predeterminado), opción de hasta 128 GB
  • Zócalo M.2 (PCIe 2.1 2x) para SSD NVMe de hasta 1 TB
  • Ranura para tarjeta microSD
• Mostrar
  • Pantalla IPS de 14,1 pulgadas con resolución de 1920×1080 y frecuencia de actualización de 60 Hz
  • 72% NTSC (≈100%sRGB) Gama de colores
  • Brillo de 250 nits
• Redes – Módulo WiFi 6 basado en RTL8852BE
• Fuente de alimentación – Puerto USB PD 3.1 tipo C (adaptador de corriente de 65 W)
• Dimensiones – 322,6 x 209,2 x 17,8 mm
• Peso – 1,36 kilos
• SO: Bianbu OS de Debian, Ubuntu, Linux
• Navegador: Cromo

Es pronto para decir si los procesadores de IA basados ​​en RISC-V comenzarán a ser un éxito, pero según la implementación realizada por IntoTimeSpace, ciertamente parecen valer la pena. Dado que MuseBook es un producto inicial, es posible que no veamos su lanzamiento en los mercados globales, pero la empresa tiene mucho planeado para su consumidor, incluida una mini PC dedicada.

Fuente de noticias: Software CNX

X-Silicon, una empresa conocida por sus soluciones IP de silicio, ha presentado una nueva «arquitectura C-GPU», que combinada con una CPU RISC-V se centra en soluciones de rendimiento eficientes y de bajo consumo.

La arquitectura C-GPU de X-Silicon tiene como objetivo hacer que el segmento de computación de bajo consumo sea más diverso y eficaz: CPU RISC-V, soporte de estándar abierto y Vulkan

Jon Peddie Research informa que X-Silicon ha decidido participar en los mercados de «computación eficiente» a través de una nueva arquitectura de GPU, que está prevista para utilizar la aceleración de GPU con CPU vectoriales RISC-V, lo que permite una combinación mucho más efectiva de arquitecturas. en última instancia, garantiza un rendimiento más rápido y de bajo consumo. La plataforma C-GPU de X-Silicon pretende dominar segmentos como el de la automoción y el de la informática integrada, donde las relaciones potencia-rendimiento son bastante estrictas para los fabricantes, razón por la cual se prefieren soluciones tan eficientes.

Ahora, en términos de cómo X-Silicon pretende hacer que su arquitectura C-GPU sea la forma en que anuncian, la empresa planea aprovechar la plataforma RISC-V presente en las CPU mediante «el código abierto de su CPU vectorial RISC-V unificada con GPU ISA.»

C-GPU presenta una arquitectura NanoTile patentada, que combina procesamiento en tiempo real con representación gráfica para administrar de manera eficiente los recursos informáticos. Además, se dice que NanoTile contribuye significativamente a las aplicaciones de IA/ML, debido al flujo de datos optimizado, lo que potencialmente lo convierte en una alternativa viable a las ofertas de NPU modernas, al menos en papel.

X-Silicon cree que su arquitectura C-GPU recibirá un gran interés en el futuro y, a través de las plataformas NanoTile y RISC-V, la compañía planea crear un paquete atractivo para los fabricantes y, en última instancia, aumentar su adopción en el futuro. La compañía planea hacer que los SDK sean accesibles para socios exclusivos en los próximos meses, pero la firma no ha revelado cuándo podríamos ver la arquitectura llegar a los mercados, pero se estima que sería dentro de uno o dos años.

Fuente de noticias: JPR

Sipeed, un proveedor de hardware de código abierto AIOT, ha presentado su computadora de mano para juegos LicheePocket 4A, que funciona con un chip RISC-V.

Los chips RISC-V ingresan al mercado de consolas de juegos con las plataformas portátiles LicheePocket 4A y consola 4A de Sipeed

RSIC-V es una arquitectura que está preparada para convertirse en la próxima gran novedad y competirá con los ya establecidos núcleos x86 y Arm. La arquitectura servirá a varios segmentos como HPC, PC (Escritorios/Portátiles), Móviles e incluso IA, algo en lo que Tenstorrent de Jim Keller ya está trabajando.

Sipeed ha adoptado el diseño del chip RISC-V en una variedad de dispositivos y, más recientemente, la compañía presentó sus soluciones de plataforma práctica Linux basadas en RISC-V que incluyen una variedad de dispositivos como placas de desarrollo, computadoras portátiles, tabletas, consolas portátiles y lo más interesante es una computadora de mano para juegos.

Conocido como Sipeed LicheePocket 4A, el dispositivo se basa en el LM4A SOM (System-on-Module) y cuenta con el Alibaba TH1520 de 12 nm que hizo su debut el año pasado. Este chip viene con 4 núcleos C910 y se basa en la arquitectura RISC-V. Otras especificaciones incluyen 8/16 GB de memoria LPDDR4X, hasta 128 GB de almacenamiento eMMC, una pantalla LCD de 7 pulgadas (1280 x 800) con una única salida miniHDMI, dos USB 3.0 Tipo-A, 1 USB 2.0 Tipo-C y 1 MicroSD ranura para tarjetas.

En términos de diseño, la computadora de mano para juegos Sipeed LicheePocket 4A viene con una carcasa hecha de plástico y aluminio. Hay dos controladores desmontables que presentan un diseño acrílico transparente. La pantalla en sí tiene un diseño táctil capacitivo que le permite usarla sin los controladores. Toda la unidad mide 25x11x3cm (con controladores) y pesa 630 gramos. La plataforma se ejecuta en los sistemas operativos Debian o Andriod.

En cuanto al rendimiento, no se puede obtener mucho rendimiento en juegos con este chip, pero admite la emulación de varias consolas de última generación, como FC, SFC, GB, GBC, GBA, MD, PS1, PSP y NDS. La GPU integrada admite hasta OpenGL 3.2, OpenCL 2.0, Vulkan 1.2 y ofrece 50,7 GFLOPS de rendimiento. También hay una NPU que ofrece capacidades de 4 TOPS (INT8). Sipeed no tiene información oficial sobre el precio, pero la compañía ofrece un cupón de reserva que se obtiene pagando 10 dólares estadounidenses en el enlace oficial.

Fuentes de noticias: Liliputing, @faridofanani96

Android está entrando lentamente en la era RISC-V. Hasta ahora hemos visto a Google decir que quiere brindar soporte de «nivel 1» a la prometedora arquitectura de CPU en Android, poniendo a RISC-V en pie de igualdad con Arm. Qualcomm ha anunciado el primer chip RISC-V de Android para el mercado masivo, un chip Snapdragon Wear aún sin título para relojes inteligentes. Ahora Google ha anunciado un cronograma para las herramientas de desarrollo a través del Blog de código abierto de Google. La última publicación se titula «Android y RISC-V: lo que necesita saber para estar listo».

Lograr que el sistema operativo Android y el ecosistema de aplicaciones admitan una nueva arquitectura requerirá una increíble cantidad de trabajo por parte de Google y los desarrolladores, y estas herramientas están sentando las bases para ese trabajo. En primer lugar, Google ya tiene en ejecución el emulador de dispositivo virtual «Cuttlefish», incluido un gif del inicio. Este no es el «emulador de Android» oficial, que está dirigido a desarrolladores de aplicaciones que desarrollan aplicaciones; Cuttlefish es un emulador de hardware para Desarrollo del sistema operativo Android. Es la misma idea que el emulador de Android, pero para la mitad inferior de la pila tecnológica: el kernel, el marco y los bits de hardware. Cuttlefish permite a Google y otros contribuyentes del sistema operativo Android trabajar en una compilación RISC-V de Android sin tener que jugar con un dispositivo RISC-V individual. Google dice que ahora está funcionando lo suficientemente bien como para que puedas descargar y emular un dispositivo RISC-V, aunque la compañía advierte que aún no hay nada optimizado.

El siguiente paso es poner en funcionamiento el emulador de Android (para desarrolladores de aplicaciones), y Google dice: «Para 2024, el plan es tener emuladores disponibles públicamente, con un conjunto completo de funciones para probar aplicaciones para varios factores de forma de dispositivo». Lo bueno de Android es que la mayoría del código de las aplicaciones se escribe sin ninguna arquitectura en mente: todo es Java/Kotlin. Entonces, una vez que Android RunTime comience a escupir código RISC-V, una gran cantidad de código de aplicación debería funcionar. Eso significa que la mayor parte del trabajo de migración deberá realizarse en cosas escritas en el NDK, el kit de desarrollador nativo, como bibliotecas y juegos. Sin embargo, el emulador seguirá siendo excelente para realizar pruebas.

La publicación también confirma, esta vez por parte de Google, que un reloj inteligente de Qualcomm será el primer dispositivo Android RISC-V del mercado. Con el Pixel Watch 2 cambiando SoC de Samsung a Qualcomm, seguro que parece que estamos en curso de colisión al ver que el Pixel Watch 3 o 4 usa este chip Qualcomm RISC-V.

Actualizar: 24 de octubre, 5:22 pm ET: SiFive envió un comunicado a Tom’s Hardware por correo electrónico. Esta historia se ha actualizado para reflejar la información más reciente.

SiFive, una de las empresas clave en el ecosistema RISC-V, está atravesando una importante reestructuración marcada por grandes despidos y aparentemente un cambio en el enfoque empresarial, informa More Than Moore. Aparentemente, la compañía se está retractando de sus ofertas principales prediseñadas, lo que significa que puede centrarse en núcleos personalizados. Mientras tanto, la medida genera incertidumbre sobre el futuro de SiFive en general junto con sus contribuciones a RISC-V.

RISC-V se ha convertido en una opción bastante popular para fabricar núcleos en miniatura de bajo costo, pero hay varias empresas que están trabajando en ofertas basadas en RISC-V de mayor rendimiento. SiFive es una de esas empresas que ofrece diseños listos para usar y también fabrica núcleos personalizados según las necesidades de los clientes. Pero ahora, SiFive ha despedido entre 100 y más de 300 empleados de unos 700 a mediados de octubre. La mayoría de ellos eran ingenieros, junto con algo de personal de ventas y productos. Mientras tanto, los líderes de la empresa, incluido el director ejecutivo Patrick Little, siguen ahí.

“En un comunicado enviado a Hardware de Tom A última hora del martes, SiFive confirmó que estaba despidiendo aproximadamente al 20% de sus empleados (~ 140) de una variedad de grupos diferentes. “A medida que identificamos y nos enfocamos en nuestras mayores oportunidades, SiFive está cambiando para satisfacer mejor las cambiantes necesidades de nuestros clientes. requisitos mediante una reorientación estratégica de todos nuestros equipos globales”, se lee en un comunicado de SiFive. “Desafortunadamente, con esta realineación, aproximadamente el 20% de los empleados en todos los diferentes grupos y niveles empresariales se vieron afectados. Los empleados reciben indemnizaciones por despido y ayudas para la recolocación”.

La compañía también planea ofrecer productos estándar y personalizados para una variedad de aplicaciones, incluidas automoción, consumo, centros de datos, inteligencia artificial, informática de alto rendimiento y dispositivos portátiles.

«Seguimos centrados en nuestros cuatro grupos de productos, esenciales, inteligencia, rendimiento y automoción, y como explicamos en un evento de prensa a principios de este mes, tenemos una hoja de ruta sólida para satisfacer las necesidades de estos mercados», aclara el comunicado. Vemos enormes oportunidades nuevas en la IA y en productos de consumo como dispositivos portátiles y móviles a medida que Google lleva Android al ecosistema RISC-V. Continuaremos ofreciendo personalización para clientes específicos, ofreciendo productos estándar y personalizados cuando tenga sentido desde un punto de vista comercial”.

La empresa sigue siendo optimista sobre su futuro, ya que cuenta con buena financiación y espera que la demanda de sus productos siga siendo alta. «SiFive sigue entusiasmado con las oportunidades a largo plazo para la empresa y para RISC-V», afirmó la empresa. “El crecimiento de la empresa nunca ha sido más fuerte y las oportunidades nunca han sido mejores. Contamos con una buena financiación para los próximos años y seguiremos trabajando con los líderes del mercado en todos los segmentos”.

Las ramificaciones de la reestructuración de SiFive plantean preguntas pertinentes sobre su trayectoria futura e influencia dentro del sector RISC-V. Los cambios organizacionales, marcados por despidos significativos y un posible cambio en la estrategia comercial, generan incertidumbre sobre las próximas contribuciones de la compañía a los estándares RISC-V y su impacto más amplio en el camino evolutivo de la industria”.

El equipo de fabricación detrás del Liche Pi 4A ha presentado una nueva computadora portátil RISC-V para desarrolladores RISC-V, que parece una Lenovo ThinkPad reducida. Conocida como Lichee Console 4A, la computadora portátil tiene un tamaño de pantalla de solo 7 pulgadas, 16 GB de memoria y un procesador LM4A TH1520. La nueva computadora portátil tipo ThinkPad ya está disponible para pedidos por adelantado, a partir de $299.

A pesar de su pequeño tamaño, la Lichee Console 4A incluye las características y funcionalidades que generalmente esperaría de una computadora portátil x86 convencional en este rango de precios: memoria LPDDR4X, 128 GB de almacenamiento eMMC y un SSD NGFF externo opcional. En cuanto a la pantalla, la resolución de vídeo de la pantalla de 7 pulgadas es de 1280 x 800 y cuenta con soporte de pantalla táctil capacitiva, además de un puerto mini HDMI para salida de monitor externo. También hay una cámara frontal de 2MP que debería ser suficiente para llamadas web básicas.

Imagen 1 de 2

El ecosistema de Android se precipita hacia un futuro RISC-V. Las piezas del rompecabezas para la prometedora arquitectura de CPU comenzaron a encajar el año pasado cuando Google anunció el soporte oficial de RISC-V en Android y planea convertirlo en una «plataforma de nivel 1» en pie de igualdad con Arm. Con el soporte del sistema operativo en marcha, lo que necesitamos ahora es hardware, y Qualcomm está dando un paso adelante para anunciar el primer SoC RISC-V para Android del mercado masivo.

Aún no tiene nombre, pero Qualcomm dice que está desarrollando un chip «RISC-V Snapdragon Wear» en colaboración con Google. La compañía dice que planea «comercializar la solución portátil basada en RISC-V a nivel mundial, incluido Estados Unidos». Para Google y Qualcomm, este chip representa el primer paso de todos en un proyecto comercial RISC-V de Android y, hasta donde sabemos, es el primer chip RISC-V de Android anunciado para el mercado masivo. alguna vez. Qualcomm dice que el trabajo preliminar que él y Google han establecido «ayudará a allanar el camino para que más productos dentro del ecosistema Android aprovechen las CPU personalizadas de bajo consumo y alto rendimiento».

RISC-V representa una gran amenaza para la arquitectura de CPU Arm que actualmente domina todos los dispositivos móviles. La arquitectura RISC-V es de código abierto, lo que puede hacerla más económica y flexible que Arm. Si las empresas quieren diseñar sus propios chips, pueden hacerlo sin pagar una tarifa de licencia a Arm. Dado que la arquitectura es de código abierto, es posible crear un chip de código abierto. Si es una empresa de diseño de chips, puede crear sus propios diseños de chips patentados y licenciarlos, lo que lo convierte en un competidor del negocio de diseño de chips de Arm.

RISC-V también es una forma de evitar todos los diversos problemas con Arm. Arm es la base de muchos negocios de Big Tech, pero la compañía ha pasado por unos años volátiles ya que la empresa matriz Softbank ha tratado de sacar provecho de su inversión. Originalmente, Softbank quería vender Arm a Nvidia, una empresa notoriamente difícil de trabajar. Después de que los reguladores cerraron ese acuerdo, Arm terminó haciendo una oferta pública inicial (IPO). El esfuerzo de Arm por impresionar a los accionistas ha llevado a cambiar su modelo de negocio en un intento de cobrar dramáticamente más de lo que solía cobrar. Arm también está demandando a Qualcomm, uno de sus mayores socios, por tarifas de licencia relacionadas con la adquisición de la empresa de diseño de chips Nuvia. Arm también ha sido un arma importante en la guerra comercial entre Estados Unidos y China, y eso ha llevado a las empresas chinas a apoyar a RISC-V como una alternativa internacional. El gobierno de EE. UU. está preocupado por RISC-V como una forma de eludir la influencia estadounidense sobre los controles de exportación de chips.

Esta no es la primera vez que Qualcomm envía un núcleo RISC-V, y la compañía anunció recientemente una empresa conjunta para promover el progreso de RISC-V. RISC-V se ha abierto camino en los márgenes de varios chips como microcontroladores menores que forman parte de un Arm SoC más grande. Todos estos todavía cuentan como chips «Arm» porque Arm todavía constituye los principales núcleos de CPU. RISC-V se ha adoptado rápidamente en el mundo de los microcontroladores porque solo necesita funcionar dentro de ese chip exacto y no tiene ninguno de los problemas más amplios del ecosistema de software con los que tiene que lidiar una CPU de sistema completo. El Snapdragon 865 de 2019 fue el primer chip de Qualcomm en utilizar RISC-V para algunos microcontroladores y, hasta la fecha, Qualcomm dice que ha «enviado más de 650 millones de núcleos RISC-V». Sin embargo, ninguna de ellas ha sido la CPU principal del sistema, solo componentes SoC más pequeños.

RISC-V, como CPU del sistema, necesitará un tonelada de trabajo para convertirse en una plataforma Android viable. Los SDK de desarrollador, los compiladores, las bibliotecas y un millón de cosas más deben ser compatibles con la nueva arquitectura. Google está trabajando en una enorme lista de tareas pendientes para que el sistema operativo Android alcance un nivel viable en RISC-V. La buena noticia es que, debido a que todas las aplicaciones normales de Android están escritas en Java (o Kotlin) y compiladas para su dispositivo a través de Android Runtime (ART), todo lo que Google necesita hacer para admitir aplicaciones es hacer que ART escupe código RISC-V. y la mayoría del código de la aplicación simplemente funcionará. La principal excepción es el código escrito con Android NDK (Native Developer Kit), que permite código nativo de alto rendimiento en C y C++. Serán muchos juegos (no relevantes para dispositivos portátiles) y bibliotecas.

Sin embargo, un ecosistema de Android para RISC-V debe comenzar en alguna parte, y aquí es donde está comenzando. Qualcomm dice que «el momento del lanzamiento del producto comercial de la solución basada en dispositivos portátiles RISC-V se divulgará en una fecha posterior».

Qualcomm y Google anunciaron que habían acordado ampliar su asociación para desarrollar una plataforma Snapdragon Wear basada en la arquitectura de conjunto de instrucciones (ISA) RISC-V diseñada para productos Wear OS de próxima generación. El anuncio es un hito, ya que prevé soluciones personalizadas basadas en RISC-V de Qualcomm que abordarán todo el ecosistema del sistema operativo Google Wear.

El anuncio de los dos gigantes de la alta tecnología significa que Qualcomm trabajará en hardware basado en RISC-V para dispositivos portátiles, mientras que Google trabajará en software para estas aplicaciones. En general, esto significa que las dos empresas están desarrollando en colaboración una plataforma RISC-V para dispositivos portátiles, inicialmente para relojes inteligentes, pero quizás para algo más avanzado en el futuro.

«Qualcomm Technologies ha sido un pilar del ecosistema Wear OS, proporcionando sistemas de alto rendimiento y bajo consumo de energía para muchos de nuestros socios OEM», afirmó Bjorn Kilburn, director general de Wear OS en Google. «Estamos entusiasmados de ampliar nuestro trabajo con Qualcomm Technologies y llevar al mercado una solución portátil RISC-V».

Si bien los sistemas en paquetes para dispositivos portátiles pueden considerarse simplistas, no siempre es así. Además del procesador principal que permite capacidades informáticas para todo el dispositivo, cuentan con múltiples capacidades de soporte como almacenamiento y sensores. Todos estos generalmente se basan en núcleos con ISA desarrollado por Arm, incluidos los núcleos de la serie Cortex A para computación y los núcleos de la serie Cortex M para microcontroladores. Todos estos núcleos cuestan dinero y reemplazarlos por RISC-V reducirá o incluso eliminará las tarifas de licencia de Arm.

Al anuncio le faltan muchos detalles. Por ejemplo, no sabemos si la plataforma Snapdragon Wear de Qualcomm con RISC-V ISA reemplazará todos los núcleos Arm o solo unos seleccionados. Sin embargo, la participación de Google en el proyecto enfatiza claramente su alcance e importancia.

«Estamos entusiasmados de aprovechar RISC-V y expandir nuestra plataforma Snapdragon Wear como proveedor líder de silicio para Wear OS», dijo Dino Bekis, vicepresidente y gerente general de Wearables y Soluciones de Señal Mixta de Qualcomm. «Las innovaciones de nuestra plataforma Snapdragon Wear ayudarán al ecosistema Wear OS a evolucionar rápidamente y agilizar el lanzamiento de nuevos dispositivos».

RISC-V International, una organización que supervisa el desarrollo de la arquitectura del conjunto de instrucciones RISC-V de código abierto, respondió esta semana a los legisladores estadounidenses, quienes la semana pasada expresaron su preocupación de que el Partido Comunista Chino pudiera abusar de la apertura de la tecnología RISC-V y expresaron una idea para ‘cerrar’ la ISA a las entidades chinas. Calista Redmond, directora ejecutiva de RISC-V International, cree que ISA debe permanecer abierta para permitir la evolución de las capacidades informáticas para una amplia gama de aplicaciones.

«RISC-V llegó para quedarse. Ya ha crecido enormemente en adopción e influencia global como estándar abierto para la computación», escribió Redmond en una publicación de blog. «RISC-V es un estándar abierto y ha incorporado contribuciones significativas de todo el mundo. Como estándar global, RISC-V no está controlado por ninguna empresa o país en particular».