{"id":355458,"date":"2022-12-17T15:59:18","date_gmt":"2022-12-17T15:59:18","guid":{"rendered":"https:\/\/magazineoffice.com\/amd-aborda-la-controversia-la-precarga-de-sombreado-de-rdna-3-funciona-bien\/"},"modified":"2022-12-17T15:59:20","modified_gmt":"2022-12-17T15:59:20","slug":"amd-aborda-la-controversia-la-precarga-de-sombreado-de-rdna-3-funciona-bien","status":"publish","type":"post","link":"https:\/\/magazineoffice.com\/amd-aborda-la-controversia-la-precarga-de-sombreado-de-rdna-3-funciona-bien\/","title":{"rendered":"AMD aborda la controversia: la precarga de sombreado de RDNA 3 funciona bien"},"content":{"rendered":"


\n<\/p>\n

\n
\n
\n
\n

<\/picture><\/p>\n<\/div>\n<\/div>

(Cr\u00e9dito de la imagen: AMD)<\/span><\/figcaption><\/figure>\n

Los informes de que las GPU RDNA 3 de AMD han roto la funci\u00f3n de b\u00fasqueda previa de sombreado no son precisos, seg\u00fan un comunicado que AMD emiti\u00f3 para Hardware de Tom<\/em>:<\/p>\n

\u00abAl igual que las generaciones de hardware anteriores, la precarga de sombreadores es compatible con RDNA 3 seg\u00fan [gitlab link (opens in new tab)<\/span>]. El c\u00f3digo en cuesti\u00f3n controla una funci\u00f3n experimental que no estaba destinada a incluirse en estos productos y no se habilitar\u00e1 en esta generaci\u00f3n de productos. Esta es una pr\u00e1ctica com\u00fan de la industria para incluir funciones experimentales que permitan la exploraci\u00f3n y el ajuste para la implementaci\u00f3n en una futura generaci\u00f3n de productos\u00bb. \u2014 Portavoz de AMD para Hardware de Tom<\/em>.<\/p>\n

La declaraci\u00f3n de AMD se produce inmediatamente despu\u00e9s de los informes de los medios de comunicaci\u00f3n de que el silicio Navi31 lanzado recientemente en las tarjetas gr\u00e1ficas RDNA 3 tiene un \u00abhardware de recuperaci\u00f3n previa de sombreado que no funciona\u00bb. La fuente de la especulaci\u00f3n, @Kepler_L2<\/a>cit\u00f3 el c\u00f3digo de los controladores Mesa3D que parec\u00eda indicar que la b\u00fasqueda previa del sombreador no funciona para algunas GPU con la revisi\u00f3n A0 del silicio (CHIP_GFZ1100, CHIP_GFX1102 y CHIP_GFX110).<\/p>\n

Sin embargo, la declaraci\u00f3n de AMD dice que el c\u00f3digo citado por Kepler_L2 pertenec\u00eda a una funci\u00f3n experimental que no estaba destinada a los productos finales de RDNA 3, por lo que est\u00e1 deshabilitada por ahora. AMD se\u00f1ala que incluir caracter\u00edsticas experimentales en el nuevo silicio es una pr\u00e1ctica bastante com\u00fan, lo cual es exacto: a menudo hemos visto que este enfoque se usa con otros tipos de procesadores, como las CPU. <\/p>\n

Por ejemplo, AMD envi\u00f3 toda una generaci\u00f3n de productos Ryzen con los TSV necesarios para habilitar 3D V-Cache, pero no us\u00f3 la funcionalidad hasta el final de la era Ryzen 5000. Del mismo modo, Intel a menudo agrega caracter\u00edsticas que podr\u00edan no llegar al producto final, siendo su funcionalidad DLVR un ejemplo reciente.<\/p>\n