{"id":388005,"date":"2023-01-06T10:16:06","date_gmt":"2023-01-06T10:16:06","guid":{"rendered":"https:\/\/magazineoffice.com\/apu-de-centro-de-datos-amd-instinct-mi300-en-una-foto-de-cerca-13-chipsets-146-mil-millones-de-transistores\/"},"modified":"2023-01-06T10:16:09","modified_gmt":"2023-01-06T10:16:09","slug":"apu-de-centro-de-datos-amd-instinct-mi300-en-una-foto-de-cerca-13-chipsets-146-mil-millones-de-transistores","status":"publish","type":"post","link":"https:\/\/magazineoffice.com\/apu-de-centro-de-datos-amd-instinct-mi300-en-una-foto-de-cerca-13-chipsets-146-mil-millones-de-transistores\/","title":{"rendered":"APU de centro de datos AMD Instinct MI300 en una foto de cerca: 13 chipsets, 146 mil millones de transistores"},"content":{"rendered":"


\n<\/p>\n

\n
\n
\n
\n

<\/picture><\/p>\n<\/div>\n<\/div>

(Cr\u00e9dito de la imagen: Marco Chiappetta)<\/span><\/figcaption><\/figure>\n

AMD present\u00f3 su acelerador Instinct MI300 de pr\u00f3xima generaci\u00f3n en CES 2023, y tuvimos la suerte de tener algo de tiempo pr\u00e1ctico y tomar algunas im\u00e1genes de primer plano del gigantesco chip.<\/p>\n

No se equivoque, el Instinct MI300 es un dise\u00f1o que cambia las reglas del juego: la APU del centro de datos combina un total de 13 chipsets, muchos de ellos apilados en 3D, para crear un chip con veinticuatro n\u00facleos de CPU Zen 4 fusionados con gr\u00e1ficos CDNA 3. motor y 8 pilas de HBM3. En general, el chip pesa 146 mil millones de transistores, lo que lo convierte en el chip m\u00e1s grande que AMD ha presionado para producir. <\/p>\n

\n
\n

Imagen 1 de 2<\/p>\n

\n
\n
\n
\n
\n
\n
\n
\n
\n
\n
\"MI300\"<\/div>\n<\/div>\n<\/div>\n<\/div>
(Cr\u00e9dito de la imagen: futuro)<\/span><\/figcaption><\/figure>\n<\/div>\n<\/div>\n<\/div>\n<\/div>\n
\n
\n
\n
\n
\n
\n
\n
\n
\"MI300\"<\/div>\n<\/div>\n<\/div>\n<\/div>
(Cr\u00e9dito de la imagen: futuro)<\/span><\/figcaption><\/figure>\n<\/div>\n<\/div>\n<\/div>\n<\/div>\n<\/div>\n<\/div>\n<\/div>\n<\/div>\n

El MI300 pesa 146 mil millones de transistores en total, superando f\u00e1cilmente los 100 mil millones de transistores Ponte Vecchio de Intel, junto con 128 GB de memoria HBM3. El chip descifrado es incre\u00edblemente dif\u00edcil de fotografiar debido a su exterior brillante, pero se pueden ver claramente las ocho pilas de HBM3 que flanquean los troqueles centrales. Se colocan peque\u00f1as astillas de silicio estructural entre estas pilas de HBM para garantizar la estabilidad cuando se aplica una soluci\u00f3n de enfriamiento sobre el paquete.<\/p>\n

La parte inform\u00e1tica del chip consta de nueve chipsets de 5 nm que son n\u00facleos de CPU o GPU, pero AMD no nos ha dado detalles sobre cu\u00e1ntos de cada uno se emplean. Los n\u00facleos Zen 4 generalmente se implementan como matrices de ocho n\u00facleos, por lo que podr\u00edamos estar viendo tres matrices de CPU y seis matrices de GPU. La GPU utiliza la arquitectura CDNA 3 de AMD, la tercera revisi\u00f3n de la arquitectura gr\u00e1fica espec\u00edfica del centro de datos de AMD. AMD no ha especificado el recuento de CU.<\/p>\n

Esos nueve troqueles est\u00e1n apilados en 3D sobre cuatro troqueles base de 6 nm que no son simplemente intercaladores pasivos; se nos dice que estos troqueles est\u00e1n activos y manejan E\/S y varias otras funciones. Los representantes de AMD nos mostraron otra muestra de MI300 a la que se le lijaron los troqueles superiores con una lijadora de banda para revelar la arquitectura de los cuatro troqueles intercaladores activos. All\u00ed pudimos ver claramente las estructuras que permiten la comunicaci\u00f3n no solo entre los mosaicos de E\/S, sino tambi\u00e9n los controladores de memoria que interact\u00faan con las pilas HBM3. No se nos permiti\u00f3 fotografiar esta segunda muestra.<\/p>\n

El dise\u00f1o 3D permite un rendimiento de datos incre\u00edble entre la CPU, la GPU y las matrices de memoria, al mismo tiempo que permite que la CPU y la GPU trabajen con los mismos datos en la memoria simult\u00e1neamente (copia cero), lo que ahorra energ\u00eda, aumenta el rendimiento y simplifica la programaci\u00f3n. Ser\u00e1 interesante ver si este dispositivo se puede usar sin DRAM est\u00e1ndar, como vemos con las CPU Xeon Max de Intel que tambi\u00e9n emplean HBM en el paquete. <\/p>\n