{"id":473494,"date":"2023-02-20T22:07:04","date_gmt":"2023-02-20T22:07:04","guid":{"rendered":"https:\/\/magazineoffice.com\/habla-sobre-el-rendimiento-de-la-cpu-y-la-gpu-ademas-de-las-tendencias-de-eficiencia-el-empaquetado-de-chipsets-de-proxima-generacion-y-mas\/"},"modified":"2023-02-20T22:07:06","modified_gmt":"2023-02-20T22:07:06","slug":"habla-sobre-el-rendimiento-de-la-cpu-y-la-gpu-ademas-de-las-tendencias-de-eficiencia-el-empaquetado-de-chipsets-de-proxima-generacion-y-mas","status":"publish","type":"post","link":"https:\/\/magazineoffice.com\/habla-sobre-el-rendimiento-de-la-cpu-y-la-gpu-ademas-de-las-tendencias-de-eficiencia-el-empaquetado-de-chipsets-de-proxima-generacion-y-mas\/","title":{"rendered":"Habla sobre el rendimiento de la CPU y la GPU, adem\u00e1s de las tendencias de eficiencia, el empaquetado de chipsets de pr\u00f3xima generaci\u00f3n y m\u00e1s"},"content":{"rendered":"


\n<\/p>\n

\n

AMD habl\u00f3 sobre el futuro de la inform\u00e1tica y expuso sus tendencias de CPU y GPU en t\u00e9rminos de eficiencia y rendimiento durante la conferencia ISSCC 2023.<\/p>\n

AMD pone los ojos en Zettascale para la pr\u00f3xima d\u00e9cada de la inform\u00e1tica: habla sobre el empaquetado avanzado de CPU\/GPU, las tendencias de rendimiento\/eficiencia y m\u00e1s<\/h2>\n

La directora ejecutiva de AMD, la Dra. Lisa Su, subi\u00f3 al escenario y comenz\u00f3 la charla destacando el progreso que se ha logrado en los \u00faltimos 10 a\u00f1os. En ISSCC 2013, AMD habl\u00f3 sobre una de sus primeras APU HSA, Richland, que presentaba hasta 1300 millones de transistores, 4 n\u00facleos, 4 subprocesos, un proceso SOI monol\u00edtico de 32 nm y 4 MB de cach\u00e9 total. Avance r\u00e1pido hasta 2023, y AMD ahora ofrece 90 mil millones de transistores, 96 n\u00facleos, 192 subprocesos en un chip singular con 13 chiplets que utilizan nodos de proceso de 5nm y 6nm con 386 MB de cach\u00e9.<\/p>\n

<\/figure>\n

Ese es un progreso significativo que se ha realizado en los \u00faltimos 10 a\u00f1os y, seg\u00fan las tendencias de rendimiento de la \u00faltima d\u00e9cada, la industria ha estado mejorando el rendimiento de los servidores principales 2 veces cada 2,4 a\u00f1os. Lo mismo ocurre con las GPU, cuyo rendimiento ha aumentado dos veces cada dos a\u00f1os m\u00e1s o menos. Ahora, AMD ya se ha convertido en la primera empresa de tecnolog\u00eda de la industria en romper la barrera de Exascale con la supercomputadora Frontier, por lo que el pr\u00f3ximo objetivo es alcanzar la marca de Zettascale, a\u00fan m\u00e1s dif\u00edcil.<\/p>\n

\n<\/figure>\n

Tomar\u00e1 un poco m\u00e1s de 10 a\u00f1os lograr Zettascale dado un aumento de rendimiento de 2 veces cada 1,2 a\u00f1os. Eso es aprovechando toda la tecnolog\u00eda que est\u00e1 disponible en este momento, pero cuando se trata de eficiencia, no es un rendimiento similar a una progresi\u00f3n lineal. De acuerdo con las tendencias de eficiencia de CPU y GPU, estamos comenzando a ver que el progreso se aplana, por lo que, si bien ser\u00e1 posible lograr el rendimiento de Zettascale en los pr\u00f3ximos 10 a\u00f1os, tendr\u00e1 un costo de eficiencia significativo.<\/p>\n

\n
\n
\n
\"amd-isscc-2023-cpu-gpu-rendimiento-eficiencia-tendencias-_-zettascale-computing-advanced-packaging-technologies-_5\"\/<\/div>\n
\"amd-isscc-2023-cpu-gpu-rendimiento-eficiencia-tendencias-_-zettascale-computing-advanced-packaging-technologies-_6\"\/<\/div>\n<\/div>\n<\/div>\n<\/figure>\n

Se dice que un sistema de nivel Zettascale con una eficiencia de 2140 GF\/Watt consume alrededor de 500 MW de energ\u00eda utilizando la destreza arquitect\u00f3nica actual que el mundo moderno tiene para ofrecer. Dos de estos sistemas requerir\u00e1n una planta de energ\u00eda nuclear real con una capacidad de 1000MW o 1 GW. Y eso es con un crecimiento de eficiencia de 2x cada 2,2 a\u00f1os.<\/p>\n

\"\"<\/figure>\n

Entonces, desde el principio, puedes decir que algo radical debe suceder. Incluso la densidad l\u00f3gica est\u00e1 contribuyendo a esto y tambi\u00e9n hay un factor de costo asociado. Hacer chips de primer nivel tambi\u00e9n significa que la gente va a pagar mucho m\u00e1s de lo que pag\u00f3 la \u00faltima generaci\u00f3n. Adem\u00e1s, la interconexi\u00f3n de E\/S tambi\u00e9n ha experimentado un aplanamiento general en lo que respecta a la energ\u00eda por bit. Otro factor a jugar en todo esto es la memoria y el ancho de banda de la memoria. A medida que los conjuntos de datos aumentan, existe una demanda masiva de m\u00e1s capacidades y ancho de banda, lo que tambi\u00e9n contribuye a una mayor potencia y costo.<\/p>\n

\n<\/figure>\n

AMD tiene como objetivo resolver esto mediante el uso de la tecnolog\u00eda inform\u00e1tica adecuada para la carga de trabajo adecuada. La Dra. Lisa Su dice que la mayor ventaja para resolver esta crisis de eficiencia ha sido el uso de tecnolog\u00edas de paquete avanzadas utilizadas en chips como Instinct MI250X y EPYC Genoa. Tener chips apilados y empaquetados juntos tambi\u00e9n ayuda a reducir el costo relativo de Bits\/Julios. Hasta ahora, el empaque avanzado por s\u00ed solo ha proporcionado una reducci\u00f3n de 50 veces en el poder de comunicaci\u00f3n en comparaci\u00f3n con cuando estos chips eran independientes y estaban separados entre s\u00ed en todos los \u00e1mbitos.<\/p>\n

\n<\/figure>\n

La siguiente evoluci\u00f3n en este viaje vendr\u00e1 en la forma de AMD Instinct MI300, que tiene la memoria cach\u00e9 y el tejido en la parte inferior y los n\u00facleos de CPU\/GPU 3D apilados encima, junto con la integraci\u00f3n de memoria 2.5D y el tejido de interconexi\u00f3n. El acelerador AMD MI300 tambi\u00e9n cuenta con una arquitectura APU de memoria unificada de \u00faltima generaci\u00f3n que permite que los n\u00facleos de la CPU y la GPU compartan el mismo grupo de memoria de memoria HBM r\u00e1pida.<\/p>\n

\"\"<\/figure>\n

Acelerador AMD MI250 (Arquitectura de memoria coherente CDNA 2):<\/strong><\/p>\n