{"id":546516,"date":"2023-03-30T22:09:31","date_gmt":"2023-03-30T22:09:31","guid":{"rendered":"https:\/\/magazineoffice.com\/emerald-rapids-en-2023-granite-rapids-y-sierra-forest-en-2024-clearwater-forest-en-2025\/"},"modified":"2023-03-30T22:09:34","modified_gmt":"2023-03-30T22:09:34","slug":"emerald-rapids-en-2023-granite-rapids-y-sierra-forest-en-2024-clearwater-forest-en-2025","status":"publish","type":"post","link":"https:\/\/magazineoffice.com\/emerald-rapids-en-2023-granite-rapids-y-sierra-forest-en-2024-clearwater-forest-en-2025\/","title":{"rendered":"Emerald Rapids en 2023, Granite Rapids y Sierra Forest en 2024, Clearwater Forest en 2025"},"content":{"rendered":"


\n<\/p>\n

\n

Intel acaba de presentar su hoja de ruta de CPU de centro de datos Xeon de pr\u00f3xima generaci\u00f3n para 2023-2025 con nuevas familias de chips P-Core y E-Core.<\/p>\n

Intel Xeon Roadmap 2023-2025 Oficial: Emerald Rapids seguido de Granite Rapids y Sierra Forest seguido de Clearwater Forest<\/h2>\n

Intel ha segmentado su l\u00ednea de CPU de centro de datos Xeon de pr\u00f3xima generaci\u00f3n en dos categor\u00edas, P-Core y E-Core. Los productos P-Core ser\u00e1n los productos Xeon est\u00e1ndar que hemos visto a lo largo de los a\u00f1os. Luego tenemos los productos E-Core que utilizar\u00e1n las arquitecturas de mayor eficiencia energ\u00e9tica y el primer producto se espera para el pr\u00f3ximo a\u00f1o en forma de Sierra Forest.<\/p>\n

\n
\n
\n
<\/div>\n
\"intel-xeon-data-center-2023-2025-cpu-roadmap-_10\"\/<\/div>\n<\/div>\n<\/div>\n<\/figure>\n

Procesadores escalables Intel Xeon de quinta generaci\u00f3n con nombre en c\u00f3digo Emerald Rapids<\/strong><\/h4>\n

El seguimiento de la l\u00ednea de CPU Sapphire Rapids de 4.\u00aa generaci\u00f3n de Intel se presenta en forma de la familia Xeon de 5.\u00aa generaci\u00f3n, cuyo nombre en c\u00f3digo es Emerald Rapids. Las CPU Emerald Rapids-SP ya se est\u00e1n probando y est\u00e1n programadas para entregarse en el cuarto trimestre de 2023.<\/p>\n

\"\"<\/figure>\n

Estos chips ofrecer\u00e1n silicio de mayor calidad con validaci\u00f3n de volumen en curso. Otras caracter\u00edsticas de la l\u00ednea Emerald Rapids-SP incluyen un enfoque en un mayor rendimiento por vatio en la misma envolvente de potencia, lo que brinda una mayor densidad de n\u00facleo de generaci\u00f3n en generaci\u00f3n. Los chips ser\u00e1n totalmente compatibles con la plataforma Eagle Stream de cuarta generaci\u00f3n existente, lo que permitir\u00e1 una f\u00e1cil migraci\u00f3n desde la generaci\u00f3n anterior.<\/p>\n

\n
\"\"<\/div>
El procesador escalable Intel Xeon de quinta generaci\u00f3n (nombre en c\u00f3digo Emerald Rapids) es el pr\u00f3ximo producto Performance-core (P-core) de Intel. En un seminario web para inversores el 29 de marzo de 2023, Intel anunci\u00f3 la 5.\u00aa generaci\u00f3n Xeon, que est\u00e1 probando para clientes de centros de datos y est\u00e1 pasando por la validaci\u00f3n de volumen. (Cr\u00e9dito: Corporaci\u00f3n Intel)<\/figcaption><\/figure>\n

Se espera que Emerald Rapids haga uso de la arquitectura central Raptor Cove, que es una variante optimizada del n\u00facleo Golden Cove que brindar\u00e1 una mejora del IPC del 5 al 10 % con respecto a los n\u00facleos Golden Cove. Tambi\u00e9n incluir\u00e1 hasta 64 n\u00facleos y 128 subprocesos, que es un peque\u00f1o aumento de n\u00facleo sobre los 56 n\u00facleos y 112 subprocesos que se presentan en los chips Sapphire Rapids.<\/p>\n

    \n
  • Intel Emerald Rapids-SP (SKU de 64 n\u00facleos) – 320 MB L3 + 128 MB L2 =<\/strong> Cach\u00e9 total de 448 MB<\/li>\n
  • AMD EPYC G\u00e9nova (SKU de 64 n\u00facleos) – 384 MB L3 + 96 MB L2 =<\/strong> Cach\u00e9 total de 480 MB<\/li>\n
  • Intel Sapphire Rapids-SP (SKU de 60 n\u00facleos) – 112,5 MB L3 + 120 MB L2 =<\/strong> 232,5 MB de cach\u00e9 total<\/li>\n<\/ul>\n

    Las CPU Emerald Rapids-SP Xeon alcanzar\u00e1n un m\u00e1ximo de 64 n\u00facleos y estar\u00e1n disponibles en configuraciones de servidor 1S\/2S. Las plataformas 4S-8S tendr\u00e1n que esperar hasta los chips Granite Rapids-SP Xeon de pr\u00f3xima generaci\u00f3n para una actualizaci\u00f3n. Pero dicho esto, un \u00e1rea clave que se espera que experimente un gran impulso en las CPU Emerald Rapids-SP Xeon es la memoria cach\u00e9 L3. Se informa que las CPU Emerald Rapids-SP incluir\u00e1n hasta 320 MB de cach\u00e9 L3. Esto es 2,84 veces m\u00e1s alto que el cach\u00e9 L3 de 112,5 MB que se incluye en el chip superior Sapphire Rapids-SP, el Xeon 8490H.<\/p>\n

    Procesadores escalables Intel Xeon de \u00faltima generaci\u00f3n con nombre en c\u00f3digo Granite Rapids<\/strong><\/h4>\n

    Despu\u00e9s de Emerald Rapids, Intel planea pasar a una nueva familia y plataforma de CPU de centro de datos Xeon que vendr\u00e1 en forma de Granite Rapids. Los nuevos procesadores est\u00e1n programados para su entrega en 2024 y seguir\u00e1n de cerca a Sierra Forest. Las CPU Granite Rapids-SP utilizar\u00e1n la \u00faltima arquitectura de CPU x86 basada en el nodo de proceso Intel 3. Se espera que esto se conozca como el n\u00facleo de Redwood Cove.<\/p>\n

    Intel se burl\u00f3 de una descripci\u00f3n general de alto nivel de su CPU Granite Rapids-SP durante su discurso de apertura ‘Acelerado’ que presentaba tres mosaicos para computaci\u00f3n y dos troqueles de E\/S en la parte superior y en las secciones del intercalador. Se espera que el chip presente m\u00e1s de 100 n\u00facleos P, pero el recuento exacto de n\u00facleos no se ha revelado oficialmente.<\/p>\n

    \"\"<\/figure>\n

    Con compatibilidad con las plataformas Mountain Stream y Birch Stream, las CPU Granite Rapids-SP Xeon aumentar\u00e1n a\u00fan m\u00e1s las densidades de n\u00facleo, la memoria y las innovaciones de E\/S, como la compatibilidad con DDR5-8800 MCR RDIMM. La nueva memoria proporcionar\u00e1 un ancho de banda m\u00e1ximo del 83 % y proporcionar\u00e1 un ancho de banda de hasta 1,5 TB\/s a la plataforma. Intel incluso muestra una demostraci\u00f3n de uno de los primeros chips Granite Rapids-SP que ejecuta memoria DDR5-8000 MT\/s en una plataforma de doble z\u00f3calo (2S) y muestra una excelente salud:<\/p>\n

    CPU Intel Granite Rapids Xeon que ejecutan DDR5-8000 MCR RDIMM:<\/strong><\/p>\n

    \"\"<\/figure>\n

    L\u00ednea de CPU Intel E-Core Xeon con Sierra Forest de primera generaci\u00f3n y Clearwater Forest de segunda generaci\u00f3n<\/strong><\/h4>\n

    Al mismo tiempo que Intel lanza sus CPU Granite Rapids-SP Xeon, Chipzilla tambi\u00e9n lanzar\u00e1 sus productos E-Core de primera generaci\u00f3n con el nombre en c\u00f3digo Sierra Forest, que ya han logrado una excelente salud de silicio y est\u00e1n programados para su entrega en la primera mitad de 2024. La CPU albergar\u00e1 hasta 144 n\u00facleos basados \u200b\u200ben el nodo de proceso Intel 3 y ofrecer\u00e1 una nueva clase de chips Xeon creados para cargas de trabajo optimizadas en la nube.<\/p>\n

    \"\"<\/figure>\n

    Se da en este punto que Intel quiere competir contra todas las ofertas de AMD. Mientras que la familia Scalable est\u00e1ndar compite contra los principales oponentes de EPYC, Sierra Forest competir\u00e1 con una gama de piezas de EPYC optimizadas para computaci\u00f3n.<\/p>\n

    Las CPU Intel Sierra Forest con 144 n\u00facleos competir\u00e1n con las CPU EPYC Bergamo de 128 n\u00facleos de AMD que utilizan la arquitectura Zen 4C optimizada para la eficiencia en el mismo segmento de centros de datos en la nube. Intel mostr\u00f3 una demostraci\u00f3n del chip Sierra Forest que funcionaba al 100 % en todos los 144 n\u00facleos, como se muestra a continuaci\u00f3n:<\/p>\n

    CPU Intel Sierra Forest 144-Core Xeon mostrando 100% de salud en demostraci\u00f3n:<\/strong><\/p>\n

    \"\"<\/figure>\n

    Estos chips ser\u00e1n seguidos por la familia de productos E-Core Xeon de segunda generaci\u00f3n conocida como Clearwater Forest, cuyo lanzamiento est\u00e1 programado para 2025 y utilizar\u00e1 el nodo de proceso Intel 18A y ofrecer\u00e1 un n\u00famero de n\u00facleos a\u00fan mayor. El nodo de proceso Intel 18A traer\u00e1 refinamientos a la arquitectura RibbonFET para ofrecer otro salto importante en el rendimiento de transistores y chips.<\/p>\n

    \"\"<\/figure>\n

    Adem\u00e1s de estos, la compa\u00f1\u00eda tambi\u00e9n brind\u00f3 una actualizaci\u00f3n sobre su hoja de ruta futura de GPU, IA dedicada y FPGA. La l\u00ednea de GPU ver\u00e1 una nueva generaci\u00f3n de la serie Data Center GPU Flex con nombre en c\u00f3digo Melville Sound y la compa\u00f1\u00eda tambi\u00e9n entregar\u00e1 su futuro acelerador con nombre en c\u00f3digo Falcon Shores. Falcon Shores reemplaz\u00f3 recientemente a Rialto Bridge y solo contar\u00e1 con n\u00facleos de GPU en su primera generaci\u00f3n con una generaci\u00f3n de seguimiento que combina n\u00facleos de CPU y GPU en forma de chiplet similar a los aceleradores Instinct MI300 de AMD.<\/p>\n

    Los aceleradores Habana Gaudi de pr\u00f3xima generaci\u00f3n con una arquitectura completamente nueva tambi\u00e9n se mencionan junto con los FPGA de pr\u00f3xima generaci\u00f3n en las familias eASIC y AGILEX. En general, la hoja de ruta futura y la l\u00ednea de productos de Intel parecen estar llenas de muchos chips, pero la pregunta principal sigue siendo si Chipzilla podr\u00e1 alcanzar los hitos de la hoja de ruta a tiempo o enfrentar\u00e1 retrasos similares a los de las l\u00edneas de productos de la generaci\u00f3n anterior.<\/p>\n

    \"\"<\/figure>\n

    Familias de CPU Intel Xeon (preliminar):<\/h2>\n\n\n\n\n\n\n\n\n\n\n\n\n\n\n\n\n\n\n\n\n
    Marca familiar<\/th>\nr\u00e1pidos de diamantes<\/th>\nbosque de aguas claras<\/th>\nR\u00e1pidos de granito<\/th>\nBosque Sierra<\/th>\nR\u00e1pidos Esmeralda<\/th>\nR\u00e1pidos de zafiro<\/th>\nLago de Hielo-SP<\/th>\nLago Cooper-SP<\/th>\nCascade Lake-SP\/AP<\/th>\nSkylake-SP<\/th>\n<\/tr>\n<\/thead>\n
    Nodo de proceso<\/td>\n\u00bfIntel 20A?<\/td>\nIntel 18A<\/td>\nIntel 3<\/td>\nIntel 3<\/td>\nIntel 7<\/td>\nIntel 7<\/td>\n10nm+<\/td>\n14nm++<\/td>\n14nm++<\/td>\n14nm+<\/td>\n<\/tr>\n
    Nombre de la plataforma<\/td>\nArroyo de monta\u00f1a Intel
    Flujo de abedul de Intel<\/td>\n    		Arroyo de monta\u00f1a Intel
    Flujo de abedul de Intel<\/td>\n    		Arroyo de monta\u00f1a Intel
    Flujo de abedul de Intel<\/td>\n    		Arroyo de monta\u00f1a Intel
    Flujo de abedul de Intel<\/td>\n    		Flujo Intel Eagle<\/td>\nFlujo Intel Eagle<\/td>\nintel whitley<\/td>\nIsla de cedro de Intel<\/td>\nIntel Purley<\/td>\nIntel Purley<\/td>\n<\/tr>\n
    Arquitectura central<\/td>\ncala de los leones?<\/td>\nPor determinar<\/td>\nRedwood Cove+?<\/td>\nN\u00facleo electr\u00f3nico<\/td>\nCala rapaz<\/td>\ncala dorada<\/td>\ncala soleada<\/td>\nlago cascada<\/td>\nlago cascada<\/td>\nlago del cielo<\/td>\n<\/tr>\n
    Mejora de IPC (Vs Prev Gen)<\/td>\nPor determinar<\/td>\nPor determinar<\/td>\nPor determinar<\/td>\nPor determinar<\/td>\n1%?<\/td>\n19%<\/td>\n20%<\/td>\n0%<\/td>\n0%<\/td>\n10%<\/td>\n<\/tr>\n
    SKU de MCP (paquete de chips m\u00faltiples)<\/td>\nS\u00ed<\/td>\nPor determinar<\/td>\nS\u00ed<\/td>\nS\u00ed<\/td>\nS\u00ed<\/td>\nS\u00ed<\/td>\nNo<\/td>\nNo<\/td>\nS\u00ed<\/td>\nNo<\/td>\n<\/tr>\n
    Enchufe<\/td>\nLGA 4677\/7529<\/td>\nLGA 4677\/7529<\/td>\nLGA 4677\/7529<\/td>\nLGA 4677\/7529<\/td>\nLGA 4677<\/td>\nLGA 4677<\/td>\nLGA 4189<\/td>\nLGA 4189<\/td>\nLGA 3647<\/td>\nLGA 3647<\/td>\n<\/tr>\n
    Recuento m\u00e1ximo de n\u00facleos<\/td>\nHasta 144?<\/td>\nPor determinar<\/td>\nHasta 136?<\/td>\n144-336<\/td>\nHasta 64?<\/td>\nHasta 56<\/td>\nHasta 40<\/td>\nHasta 28<\/td>\nHasta 28<\/td>\nHasta 28<\/td>\n<\/tr>\n
    Cantidad m\u00e1xima de hilos<\/td>\nHasta 288?<\/td>\nPor determinar<\/td>\nHasta 272?<\/td>\n144-336<\/td>\nHasta 128?<\/td>\nHasta 112<\/td>\nHasta 80<\/td>\nHasta 56<\/td>\nHasta 56<\/td>\nHasta 56<\/td>\n<\/tr>\n
    Cach\u00e9 L3 m\u00e1x.<\/td>\nPor determinar<\/td>\nPor determinar<\/td>\nPor determinar<\/td>\n144-336 MB L3?<\/td>\n320 MB L3?<\/td>\n105 MB L3<\/td>\n60MB L3<\/td>\n38,5 MB L3<\/td>\n38,5 MB L3<\/td>\n38,5 MB L3<\/td>\n<\/tr>\n
    Motores vectoriales<\/td>\nAVX-1024\/FMA3?<\/td>\nPor determinar<\/td>\nAVX-512\/FMA3?<\/td>\nPor determinar<\/td>\nAVX-512\/FMA2<\/td>\nAVX-512\/FMA2<\/td>\nAVX-512\/FMA2<\/td>\nAVX-512\/FMA2<\/td>\nAVX-512\/FMA2<\/td>\nAVX-512\/FMA2<\/td>\n<\/tr>\n
    Soporte de memoria<\/td>\n\u00bfHasta DDR6-7200 de 12 canales?<\/td>\nPor determinar<\/td>\nDDR5-6400 de hasta 12 canales<\/td>\n\u00bfHasta DDR5-6400 de 8 canales?<\/td>\n\u00bfHasta DDR5-5600 de 8 canales?<\/td>\nHasta 8 canales DDR5-4800<\/td>\nDDR4-3200 de hasta 8 canales<\/td>\nDDR4-3200 de hasta 6 canales<\/td>\nDDR4-2933 6 canales<\/td>\nDDR4-2666 6 canales<\/td>\n<\/tr>\n
    Compatibilidad con la generaci\u00f3n PCIe<\/td>\nPCIe 6.0 (128 carriles)?<\/td>\nPor determinar<\/td>\nPCIe 5.0 (96 carriles)<\/td>\nPCIe 5.0 (carriles por determinar)<\/td>\nPCIe 5.0 (80 carriles)<\/td>\nPCIe 5.0 (80 carriles)<\/td>\nPCIe 4.0 (64 carriles)<\/td>\nPCIe 3.0 (48 carriles)<\/td>\nPCIe 3.0 (48 carriles)<\/td>\nPCIe 3.0 (48 carriles)<\/td>\n<\/tr>\n
    Rango TDP (PL1)<\/td>\n\u00bfHasta 500W?<\/td>\nPor determinar<\/td>\nHasta 500W<\/td>\nHasta 350W<\/td>\n\u00bfHasta 375W?<\/td>\nHasta 350W<\/td>\n105-270W<\/td>\n150W-250W<\/td>\n165W-205W<\/td>\n140W-205W<\/td>\n<\/tr>\n
    3D Xpoint Optane DIMM<\/td>\nPaso Donahue?<\/td>\nPor determinar<\/td>\nPaso Donahue<\/td>\nPor determinar<\/td>\nPaso de cuervo<\/td>\nPaso de cuervo<\/td>\nPaso de Barlow<\/td>\nPaso de Barlow<\/td>\nPaso apache<\/td>\nN \/ A<\/td>\n<\/tr>\n
    Competencia<\/td>\nAMD EPYC Venecia<\/td>\nAMD EPYC Zen 5C<\/td>\nAMD EPYC Tur\u00edn<\/td>\nAMD EPYC B\u00e9rgamo<\/td>\nAMD EPYC G\u00e9nova-X<\/td>\nAMD EPYC G\u00e9nova ~5nm<\/td>\nAMD EPYC Mil\u00e1n 7nm+<\/td>\nAMD EPYC Roma 7nm<\/td>\nAMD EPYC Roma 7nm<\/td>\nAMD EPYC N\u00e1poles 14nm<\/td>\n<\/tr>\n
    Lanzamiento<\/td>\n2025?<\/td>\n2025<\/td>\n2024<\/td>\n2024<\/td>\n2023<\/td>\n2022<\/td>\n2021<\/td>\n2020<\/td>\n2018<\/td>\n2017<\/td>\n<\/tr>\n<\/tbody>\n<\/table>\n

    <\/p>\n

    \n

    \t\t\t\tComparte esta historia<\/p>\n

    <\/svg> Facebook<\/p>\n

    <\/svg> Gorjeo<\/p>\n<\/p><\/div>\n<\/p><\/div>\n


    \n
    Source link-29 <\/a><\/p>\n","protected":false},"excerpt":{"rendered":"

    Intel acaba de presentar su hoja de ruta de CPU de centro de datos Xeon de pr\u00f3xima generaci\u00f3n para 2023-2025 con nuevas familias de chips P-Core y E-Core. Intel Xeon…<\/p>\n","protected":false},"author":1,"featured_media":538113,"comment_status":"open","ping_status":"open","sticky":false,"template":"","format":"standard","meta":{"footnotes":""},"categories":[21980],"tags":[52781,15758,33592,26451,22329,7979],"_links":{"self":[{"href":"https:\/\/magazineoffice.com\/wp-json\/wp\/v2\/posts\/546516"}],"collection":[{"href":"https:\/\/magazineoffice.com\/wp-json\/wp\/v2\/posts"}],"about":[{"href":"https:\/\/magazineoffice.com\/wp-json\/wp\/v2\/types\/post"}],"author":[{"embeddable":true,"href":"https:\/\/magazineoffice.com\/wp-json\/wp\/v2\/users\/1"}],"replies":[{"embeddable":true,"href":"https:\/\/magazineoffice.com\/wp-json\/wp\/v2\/comments?post=546516"}],"version-history":[{"count":1,"href":"https:\/\/magazineoffice.com\/wp-json\/wp\/v2\/posts\/546516\/revisions"}],"predecessor-version":[{"id":546517,"href":"https:\/\/magazineoffice.com\/wp-json\/wp\/v2\/posts\/546516\/revisions\/546517"}],"wp:featuredmedia":[{"embeddable":true,"href":"https:\/\/magazineoffice.com\/wp-json\/wp\/v2\/media\/538113"}],"wp:attachment":[{"href":"https:\/\/magazineoffice.com\/wp-json\/wp\/v2\/media?parent=546516"}],"wp:term":[{"taxonomy":"category","embeddable":true,"href":"https:\/\/magazineoffice.com\/wp-json\/wp\/v2\/categories?post=546516"},{"taxonomy":"post_tag","embeddable":true,"href":"https:\/\/magazineoffice.com\/wp-json\/wp\/v2\/tags?post=546516"}],"curies":[{"name":"wp","href":"https:\/\/api.w.org\/{rel}","templated":true}]}}