\n<\/p>\n
\n
\t\t\t\t\tEsto no es un consejo de inversi\u00f3n. El autor no tiene cargo en ninguna de las acciones mencionadas. Wccftech.com tiene una pol\u00edtica de divulgaci\u00f3n y \u00e9tica.\n\t\t\t\t<\/p>\n
Seg\u00fan un nuevo informe de Taiw\u00e1n, Taiwan Semiconductor Manufacturing Company (TSMC) comenzar\u00e1 la producci\u00f3n en masa de su proceso de semiconductores de 2 nan\u00f3metros en 2025. El cronograma coincide con el cronograma de TSMC, que su gerencia ha proporcionado varias veces durante las conferencias de analistas. Adem\u00e1s, estos rumores sugieren que TSMC tambi\u00e9n est\u00e1 planeando un nuevo nodo de 2 nan\u00f3metros llamado N2P que entrar\u00e1 en producci\u00f3n el a\u00f1o posterior a N2. TSMC a\u00fan debe confirmar un nuevo proceso llamado N2P, pero ha utilizado nombres similares para sus tecnolog\u00edas actuales de semiconductores de 3 nan\u00f3metros, siendo N3P una versi\u00f3n mejorada de N3 y reflejando refinamientos en el proceso de producci\u00f3n.<\/p>\n
El informe de hoy proviene de fuentes de la cadena de suministro de Taiw\u00e1n y comparte que la producci\u00f3n en masa de semiconductores de 2 nan\u00f3metros de TSMC est\u00e1 programada. Los ejecutivos de la compa\u00f1\u00eda han delineado el cronograma para el proceso de fabricaci\u00f3n de pr\u00f3xima generaci\u00f3n varias veces, incluso durante una conferencia en 2021 donde el director ejecutivo de la firma, el Dr. CC Wei, comparti\u00f3 que su firma conf\u00eda en la producci\u00f3n en masa de 2 nan\u00f3metros en 2025.<\/p>\n
Desde entonces, el vicepresidente s\u00e9nior de investigaci\u00f3n, desarrollo y tecnolog\u00eda de TSMC, el Dr. YJ Mii, confirm\u00f3 este cronograma el a\u00f1o pasado, y la \u00faltima opini\u00f3n del Dr. Wei sobre el asunto se produjo en enero, cuando revel\u00f3 que el proceso estaba \u00abantes de lo previsto\u00bb. y entrar\u00e1 en la etapa de producci\u00f3n de prueba en 2024 (tambi\u00e9n parte de la l\u00ednea de tiempo de TSMC).<\/p>\n
Los \u00faltimos rumores se basan en estas declaraciones y agregan que la producci\u00f3n en masa se realizar\u00e1 en las instalaciones de TSMC en Baoshan, Hsinchu. La planta de Hsinchu es la primera opci\u00f3n de TSMC para la tecnolog\u00eda avanzada, y la empresa tambi\u00e9n est\u00e1 construyendo una segunda instalaci\u00f3n en el sector Taichung de Taiw\u00e1n. Esta instalaci\u00f3n, llamada Fab 20, se construir\u00e1 en fases y fue confirmada por la gerencia en 2021, cuando la empresa adquiri\u00f3 terrenos para la planta.<\/p>\n Otro dato interesante del informe es un supuesto proceso N2P. Si bien TSMC ha confirmado una variante de alto rendimiento del N3, denominada N3P, la f\u00e1brica a\u00fan debe proporcionar detalles similares para el nodo de proceso N2. Las fuentes de la cadena de suministro sugieren que N2P utilizar\u00e1 BSPD (suministro de energ\u00eda en la parte trasera) para mejorar el rendimiento. La fabricaci\u00f3n de semiconductores es un proceso complejo. Si bien la impresi\u00f3n de transistores que son miles de veces m\u00e1s peque\u00f1os que un cabello humano a menudo recibe la mayor atenci\u00f3n, otras \u00e1reas igualmente complejas limitan a los fabricantes a la hora de aumentar el rendimiento del chip.<\/p>\n Una de esas \u00e1reas cubre los cables en una pieza de silicona. Los transistores deben conectarse a una fuente de alimentaci\u00f3n, y su tama\u00f1o min\u00fasculo significa que los cables de conexi\u00f3n deben ser igualmente m\u00e1s peque\u00f1os. Una limitaci\u00f3n significativa a la que se enfrentan las nuevas tecnolog\u00edas de proceso es la ubicaci\u00f3n de estos cables. La primera iteraci\u00f3n de un proceso generalmente ve los cables colocados sobre los transistores, y las generaciones posteriores los colocan debajo.<\/p>\n Este \u00faltimo proceso se llama BSPD, y es una extensi\u00f3n de lo que se denomina en la industria como a trav\u00e9s de v\u00edas de silicio (TSV). Los TSV son conexiones que pasan a trav\u00e9s de una oblea y permiten apilar varios semiconductores, como memoria y procesadores, uno encima del otro. Una BSPDN (red de entrega de energ\u00eda en la parte posterior) implica unir las obleas entre s\u00ed y crea eficiencias de energ\u00eda a medida que la corriente se entrega al chip a trav\u00e9s de la parte posterior mucho m\u00e1s adecuada con menor resistencia.<\/p>\n Aunque los rumores apuntan a nuevas tecnolog\u00edas de proceso, el banco de inversi\u00f3n Morgan Stanley cree que los ingresos de TSMC caer\u00e1n entre un 5% y un 9% durante el segundo trimestre. El \u00faltimo informe del banco aumenta la ca\u00edda esperada, que inicialmente se esperaba que fuera del 4% trimestre a trimestre. La raz\u00f3n detr\u00e1s de la ca\u00edda es un pedido reducido de las compa\u00f1\u00edas de chips para tel\u00e9fonos inteligentes,<\/p>\n Morgan Stanley agrega que TSMC puede reducir su gu\u00eda de ingresos para todo el a\u00f1o 2023 de un \u00abcrecimiento leve\u00bb a plano y que su principal cliente, Apple, tendr\u00e1 que aceptar un aumento del precio de las obleas del 3% m\u00e1s adelante este a\u00f1o. Seg\u00fan la nota de investigaci\u00f3n, los rendimientos de TSMC para el nodo de proceso N3, utilizado en el iPhone, tambi\u00e9n han mejorado.<\/p>\n