Las CPU Intel Meteor Lake ser\u00e1n las primeras en presentar el nuevo cach\u00e9 Adamantine L4 que dar\u00e1 un gran impulso al mosaico de gr\u00e1ficos Arc.<\/p>\n
Intel Meteor Lake obtiene Adamantine L4 Cache para aumentar el rendimiento de los gr\u00e1ficos Arc Xe-LPG<\/h4>\n
Hace unas semanas, se inform\u00f3 que Intel estaba trabajando para implementar un nuevo cach\u00e9 ADM L4 en sus pr\u00f3ximas CPU Meteor Lake de 14.\u00aa generaci\u00f3n. El nuevo cach\u00e9 vendr\u00e1 en capacidades de varios MB y estar\u00e1 dirigido principalmente a la GPU Arc Xe-LPG que se presenta en el mosaico de gr\u00e1ficos, uno de los muchos mosaicos en las GPU Meteor Lake.<\/p>\n En una patente publicada por Intel en 2020, se menciona que el cach\u00e9 Adamantine L4 se ubicar\u00e1 en el mosaico base y ser\u00e1 accesible para el resto de las IP y los mosaicos en el intercalador. Este dise\u00f1o ser\u00e1 completamente utilizado por los chips Meteor Lake-M y Meteor Lake-P que apuntan a la plataforma de movilidad.<\/p>\n Coelacanth-Dream tambi\u00e9n explica por qu\u00e9 las GPU Intel Arc Xe-LPG ser\u00e1n las principales beneficiarias de la cach\u00e9 Adamantine L4. En parches recientes, descubiertos por Phoronix, se revel\u00f3 que, a diferencia de los dise\u00f1os anteriores, la GPU Intel Meteor Lake no puede utilizar el LLC en el chip que antes compart\u00edan la CPU y la GPU. Como tal, el cach\u00e9 Adamantine L4 desempe\u00f1ar\u00e1 un papel muy importante para ayudar al rendimiento de los chips Meteor Lake en las cargas de trabajo de gr\u00e1ficos.<\/p>\n Dado que el cach\u00e9 Adamantine L4 tambi\u00e9n puede ser utilizado por Compute Title (CPU Cores), que se componen de configuraciones h\u00edbridas Redwood Cove (P-Core) y Crestmont (E-Core), puede conducir a tiempos de arranque m\u00e1s r\u00e1pidos y en general m\u00e1s bajos latencias en comparaci\u00f3n con mover datos a la DRAM primaria. La patente establece que:<\/p>\n Las arquitecturas SoC de cliente de pr\u00f3xima generaci\u00f3n pueden introducir grandes cach\u00e9s en el paquete, lo que permitir\u00e1 usos novedosos. El tiempo de acceso a la memoria cach\u00e9 L4 (por ejemplo, \u00abAdamantine\u00bb o \u00abADM\u00bb) puede ser mucho menor que el tiempo de acceso a la DRAM, que se utiliza para mejorar las comunicaciones entre la CPU del host y el controlador de seguridad. Las realizaciones ayudan a proteger las innovaciones en la optimizaci\u00f3n del arranque. Se agrega valor para el silicio de gama alta con una memoria preiniciada m\u00e1s alta en el reinicio, lo que puede generar mayores ingresos. Tener memoria disponible en el reinicio tambi\u00e9n ayuda a anular las suposiciones de BIOS heredadas y a crear una soluci\u00f3n de BIOS m\u00e1s r\u00e1pida y eficiente con una etapa de firmware reducida (por ejemplo, etapa de reinicio previa a la CPU, etapa IBBL y etapa IBB) para casos de uso de dispositivos modernos como Automotive IVI (en -infoentretenimiento del veh\u00edculo, por ejemplo, encender la c\u00e1mara de visi\u00f3n trasera en 2 segundos), robots dom\u00e9sticos e industriales, etc. En consecuencia, pueden estar disponibles nuevos segmentos de mercado.<\/p>\n Patente de Intel (tecnolog\u00eda de endurecimiento de plataforma temprana para un arranque m\u00e1s delgado y m\u00e1s r\u00e1pido)<\/p>\n<\/blockquote>\n Como rumor, Moore’s Law is Dead se\u00f1ala que Intel utiliza el cach\u00e9 Adamantine L4 tanto en las CPU Meteor Lake como en las GPU Battlemage. Se menciona que si bien los chips Meteor Lake actuales est\u00e1n equipados con 128 – 512 MB de cach\u00e9 Adamantine L4, se puede expandir a GB. El cach\u00e9 L4 tiene mucho sentido si Intel quiere ofrecer un aumento en el rendimiento de los gr\u00e1ficos, ya que la competencia tambi\u00e9n implementar\u00e1 su propio cach\u00e9 integrado en los pr\u00f3ximos productos, como las APU Ryzen 8000 Strix.<\/p>\n Las CPU Intel Meteor Lake de 14.\u00aa generaci\u00f3n est\u00e1n programadas para llegar a las computadoras port\u00e1tiles por primera vez en la segunda mitad de 2023. Tambi\u00e9n hay informes de que Chipzilla prueba sus primeras piezas de escritorio para clientes y OEM.<\/p>\n <\/p>\n Fuente de noticias: VideoCardz<\/p>\n![\"intel-meteor-lake-arrow-lake-lunar-lake_-hot-chips-34_15\"\/](\"https:\/\/cdn.wccftech.com\/wp-content\/uploads\/2022\/08\/Intel-Meteor-Lake-Arrow-Lake-Lunar-Lake_-Hot-Chips-34_15-265x166.png.webp\"){kind=icon}
<\/div>\n<\/div>\n<\/div>\n<\/figure>\n![\"\"](\"https:\/\/cdn.wccftech.com\/wp-content\/uploads\/2023\/04\/Intel-Adamantine-L4-Cache-Meteor-Lake-CPUs-Graphics.png.webp\")
<\/figure>\n![](\"https:\/\/cdn.wccftech.com\/wp-content\/uploads\/2023\/04\/VXDB-Copy.jpg.webp\")
<\/div>\n<\/div>\n\n
![\"\"](\"https:\/\/cdn.wccftech.com\/wp-content\/uploads\/2022\/08\/Intel-Meteor-Lake-Arrow-Lake-Lunar-Lake_-Hot-Chips-34_17-740x416.png.webp\"){kind=icon}
<\/figure>\nL\u00ednea de CPU Intel Mobility:<\/h2>\n
\n\n
\n \nFamilia de CPU<\/th>\n lago flecha<\/th>\n Lago Meteoro<\/th>\n Lago rapaz<\/th>\n Lago de aliso<\/th>\n<\/tr>\n<\/thead>\n \n Nodo de proceso (mosaico de CPU)<\/td>\n Intel 20A ‘5nm EUV\u00bb<\/td>\n Intel 4 ‘7nm EUV’<\/td>\n Intel 7 ‘ESF de 10 nm’<\/td>\n Intel 7 ‘ESF de 10 nm’<\/td>\n<\/tr>\n \n Nodo de proceso (mosaico GPU)<\/td>\n TSMC3nm<\/td>\n TSMC 5nm<\/td>\n Intel 7 ‘ESF de 10 nm’<\/td>\n Intel 7 ‘ESF de 10 nm’<\/td>\n<\/tr>\n \n Arquitectura de CPU<\/td>\n H\u00edbrido (cuatro n\u00facleos)<\/td>\n H\u00edbrido (triple n\u00facleo)<\/td>\n H\u00edbrido (doble n\u00facleo)<\/td>\n H\u00edbrido (doble n\u00facleo)<\/td>\n<\/tr>\n \n Arquitectura de n\u00facleo P<\/td>\n Cala del le\u00f3n<\/td>\n cala secoya<\/td>\n Cala rapaz<\/td>\n cala dorada<\/td>\n<\/tr>\n \n Arquitectura de n\u00facleo electr\u00f3nico<\/td>\n Skymont<\/td>\n Crestmont<\/td>\n Gracemont<\/td>\n Gracemont<\/td>\n<\/tr>\n \n Configuraci\u00f3n superior<\/td>\n Por determinar<\/td>\n 6+8 (serie H)<\/td>\n 6+8 (serie H)
8+16 (serie HX)<\/td>\n6+8 (serie H)
8+8 (serie HX)<\/td>\n<\/tr>\n\n M\u00e1ximo de n\u00facleos\/hilos<\/td>\n Por determinar<\/td>\n 14\/20<\/td>\n 14\/20<\/td>\n 14\/20<\/td>\n<\/tr>\n \n Alineaci\u00f3n planificada<\/td>\n Serie H\/P\/U<\/td>\n Serie H\/P\/U<\/td>\n Serie H\/P\/U<\/td>\n Serie H\/P\/U<\/td>\n<\/tr>\n \n Arquitectura GPU<\/td>\n Mago de batalla Xe2 ‘Xe-LPG’
o
Xe3 Celestial \u00abXe-LPG\u00bb<\/td>\nXe-GLP ‘Xe-MTL’<\/td>\n Iris Xe (Gen 12)<\/td>\n Iris Xe (Gen 12)<\/td>\n<\/tr>\n \n Unidades de ejecuci\u00f3n de GPU<\/td>\n 192 UE (1024 n\u00facleos)?<\/td>\n 128 UE (1024 n\u00facleos)<\/td>\n 96 UE (768 n\u00facleos)<\/td>\n 96 UE (768 n\u00facleos)<\/td>\n<\/tr>\n \n Soporte de memoria<\/td>\n Por determinar<\/td>\n DDR5-5600
LPDDR5-7400
LPDDR5X – 7400+<\/td>\nDDR5-5200
LPDDR5-5200
LPDDR5-6400<\/td>\nDDR5-4800
LPDDR5-5200
LPDDR5X-4267<\/td>\n<\/tr>\n\n Capacidad de memoria (m\u00e1x.)<\/td>\n Por determinar<\/td>\n 96GB<\/td>\n 64 GB<\/td>\n 64 GB<\/td>\n<\/tr>\n \n Puertos Thunderbolt 4<\/td>\n Por determinar<\/td>\n 4<\/td>\n 4<\/td>\n 4<\/td>\n<\/tr>\n \n Capacidad Wi-Fi<\/td>\n Por determinar<\/td>\n Wi-Fi 6E<\/td>\n Wi-Fi 6E<\/td>\n Wi-Fi 6E<\/td>\n<\/tr>\n \n TDP<\/td>\n Por determinar<\/td>\n 15-45W<\/td>\n 15-55W<\/td>\n 15-55W<\/td>\n<\/tr>\n \n Lanzamiento<\/td>\n 2H 2024?<\/td>\n 2H 2023<\/td>\n 1S 2023<\/td>\n 1S 2022<\/td>\n<\/tr>\n<\/tbody>\n<\/table>\n