{"id":596092,"date":"2023-04-27T12:37:18","date_gmt":"2023-04-27T12:37:18","guid":{"rendered":"https:\/\/magazineoffice.com\/tsmc-prepara-n2p-y-n2x-2-nm-con-rendimiento-mejorado\/"},"modified":"2023-04-27T12:37:22","modified_gmt":"2023-04-27T12:37:22","slug":"tsmc-prepara-n2p-y-n2x-2-nm-con-rendimiento-mejorado","status":"publish","type":"post","link":"https:\/\/magazineoffice.com\/tsmc-prepara-n2p-y-n2x-2-nm-con-rendimiento-mejorado\/","title":{"rendered":"TSMC prepara N2P y N2X: 2 nm con rendimiento mejorado"},"content":{"rendered":"
\n<\/p>\n
\n
En el Simposio de Tecnolog\u00eda de Am\u00e9rica del Norte de 2023, TSMC revel\u00f3 m\u00e1s informaci\u00f3n sobre sus pr\u00f3ximas tecnolog\u00edas de proceso de clase de 2 nm que estar\u00e1n listas para la producci\u00f3n en 2025-2026. La fundici\u00f3n m\u00e1s grande del mundo planea expandir su familia N2 con N2P que obtendr\u00e1 un riel de alimentaci\u00f3n en la parte trasera y promete para aumentar el rendimiento, reducir el consumo de energ\u00eda y aumentar la densidad del transistor. Adem\u00e1s, TSMC planea N2X, un nodo dise\u00f1ado para brindar el m\u00e1ximo rendimiento y soporte para voltajes m\u00e1s altos.<\/p>\n\n
\n
\n
<\/picture><\/p>\n<\/div>\n<\/div>(Cr\u00e9dito de la imagen: TSMC)<\/span><\/figcaption><\/figure>\n
N2 proporciona ventajas de nodo completo<\/h2>\n
La tecnolog\u00eda de proceso N2 original de TSMC, que entrar\u00e1 en producci\u00f3n de gran volumen en alg\u00fan momento de 2025, presenta transistores de nanol\u00e1minas gate-all-around (GAA). En comparaci\u00f3n con N3E, el nuevo nodo promete aumentar el rendimiento entre un 10 % y un 15 % con una potencia y un n\u00famero de transistores id\u00e9nticos, o reducir el consumo de energ\u00eda entre un 25 % y un 30 % manteniendo la misma frecuencia y complejidad. Cuando se trata de escalar, TSMC se abstiene de proporcionar n\u00fameros detallados, pero dice que la nueva tecnolog\u00eda de fabricaci\u00f3n permitir\u00e1 un aumento de la densidad del chip en un 15 %, que es un t\u00e9rmino ambiguo, ya que refleja un circuito integrado hipot\u00e9tico que contiene un 50 % de l\u00f3gica y un 30 % de SRAM. , y 20% circuitos anal\u00f3gicos. <\/p>\n\n
\n
\n
<\/picture><\/p>\n<\/div>\n<\/div>(Cr\u00e9dito de la imagen: TSMC)<\/span><\/figcaption><\/figure>\n
El progreso de N2 de TSMC parece estar seg\u00fan lo planeado. En su simposio, TSMC anunci\u00f3 que el rendimiento de su transistor Nanosheet GAA hab\u00eda alcanzado m\u00e1s del 80 % de sus especificaciones objetivo y que el rendimiento promedio de un IC de prueba SRAM de 256 Mb supera el 50 %.<\/p>\n
![\"TSMC\"](\"https:\/\/cdn.mos.cms.futurecdn.net\/WZyWhhqDmQNfmUwEDxnY8E.png\")
<\/picture><\/p>\n<\/div>\n<\/div>