Kioxia y su socio de investigaci\u00f3n y fabricaci\u00f3n, Western Digital, planean revelar sus innovaciones que permitir\u00e1n dispositivos de memoria 3D NAND de mayor capacidad y mayor rendimiento en el pr\u00f3ximo Simposio 2023 sobre tecnolog\u00eda y circuitos VLSI. Los ingenieros de las dos empresas buscan habilitar dispositivos 3D NAND de 8 planos, as\u00ed como circuitos integrados 3D NAND con m\u00e1s de 300 l\u00edneas de palabras, informa eeNewsEurope.<\/p>\n
NAND 3D de ocho planos: hasta 205 MB\/s<\/h2>\n
A medida que los dispositivos 3D NAND aumentan la cantidad de l\u00edneas de palabras, reducen las dimensiones de las celdas NAND y ampl\u00edan la capacidad de los circuitos integrados de memoria, se vuelve crucial aumentar su rendimiento de lectura\/escritura. Los dispositivos reales, como los mejores SSD, computadoras port\u00e1tiles y tel\u00e9fonos inteligentes, tienden a usar menos chips para una capacidad determinada, pero los usuarios finales esperan que sus nuevos dispositivos sean m\u00e1s r\u00e1pidos que los antiguos.<\/p>\n
Una de las formas de mejorar el rendimiento de un 3D NAND IC es aumentar la cantidad de planos y mejorar su paralelismo interno. Kioxia presentar\u00e1 un documento (C2-1) que cubre un dispositivo NAND TLC 3D de 1 TB de ocho planos con m\u00e1s de 210 capas activas y una interfaz de 3,2 GT\/s. El IC se parece mucho al dispositivo NAND TLC 3D de 1 TB de 218 capas de Kioxia\/Western Digital con una densidad de 17 Gb\/mm^2 y un bus de E\/S de 3,2 GT\/s presentado a finales de marzo, pero este cuenta con ocho planos en lugar de cuatro y es dice que ofrece un rendimiento de programa de 205 MB\/s, as\u00ed como una latencia de lectura de 40 \u03bcs. Esta \u00faltima especificaci\u00f3n es significativamente mejor que los 56 \u03bcs que ofrece la NAND 3D de 128 capas de Kioxia.<\/p>\n
El nuevo documento revela que el dispositivo 3D TLC NAND de 1 TB de Kioxia alcanz\u00f3 su velocidad de interfaz de 3,2 GT\/s al reducir el \u00e1rea de consulta de datos en la direcci\u00f3n X al 41 %, lo que permiti\u00f3 una transferencia de datos m\u00e1s r\u00e1pida entre la memoria y el host. Sin embargo, este nuevo dise\u00f1o puede conducir a la congesti\u00f3n del cableado, que Kioxia mitig\u00f3 mediante la introducci\u00f3n de decodificadores de direcci\u00f3n de fila h\u00edbridos (X-DEC). Los X-DEC ayudan a administrar el aumento de la densidad del cableado de manera efectiva, minimizando la degradaci\u00f3n de la latencia de lectura que podr\u00eda resultar de la congesti\u00f3n.<\/p>\n
Kioxia tambi\u00e9n implement\u00f3 una t\u00e9cnica de un pulso y dos luces estrobosc\u00f3picas que permite detectar dos celdas de memoria en un solo pulso, lo que reduce el tiempo de detecci\u00f3n general en un 18 % y aumenta el rendimiento del programa a 205 MB\/s. La novedosa arquitectura de ocho planos del dispositivo, el m\u00e9todo de un pulso, dos luces estrobosc\u00f3picas y las E\/S de 3,2 GT\/s permiten una latencia de lectura de 40 \u03bcs y un rendimiento del programa de 205 MB\/s.<\/p>\n
Es probable que el dispositivo 3D TLC NAND de 1 TB ya implemente decodificadores de direcci\u00f3n de fila h\u00edbridos y la t\u00e9cnica de un pulso y dos luces estrobosc\u00f3picas para su interfaz r\u00e1pida, y es probable que estas tecnolog\u00edas se utilicen ampliamente en el futuro. Sin embargo, la implementaci\u00f3n de una arquitectura de ocho planos aumenta la complejidad tanto del 3D NAND IC como del controlador de memoria compatible, lo que genera mayores costos de desarrollo y fabricaci\u00f3n, as\u00ed como un mayor tiempo de comercializaci\u00f3n. Adem\u00e1s, si el controlador de host no puede administrar correctamente un dispositivo de ocho planos, el rendimiento real del IC puede disminuir.<\/p>\n