{"id":610272,"date":"2023-05-05T06:33:38","date_gmt":"2023-05-05T06:33:38","guid":{"rendered":"https:\/\/magazineoffice.com\/hoja-de-ruta-de-3d-x-dram-densidad-de-matriz-de-1-tb-para-2030\/"},"modified":"2023-05-05T06:33:44","modified_gmt":"2023-05-05T06:33:44","slug":"hoja-de-ruta-de-3d-x-dram-densidad-de-matriz-de-1-tb-para-2030","status":"publish","type":"post","link":"https:\/\/magazineoffice.com\/hoja-de-ruta-de-3d-x-dram-densidad-de-matriz-de-1-tb-para-2030\/","title":{"rendered":"Hoja de ruta de 3D X-DRAM: densidad de matriz de 1 TB para 2030"},"content":{"rendered":"


\n<\/p>\n

\n

NEO Semiconductor, con sede en San Jos\u00e9, ha lanzado 3D X-DRAM. Esta tecnolog\u00eda DRAM patentada tiene el ambicioso objetivo de \u00abresolver el cuello de botella de capacidad de DRAM y reemplazar todo el mercado de DRAM 2D\u00bb. De acuerdo con las hojas de ruta de la compa\u00f1\u00eda, la aplicaci\u00f3n de matrices de celdas DRAM tipo 3D NAND en DRAM proporcionar\u00e1 circuitos integrados de memoria de 1 TB para 2030.<\/p>\n

Los circuitos integrados de 1 TB significar\u00edan el potencial para colocar 2 TB en un solo DIMM con relativa facilidad: los DIMM de doble cara con ocho chips por lado llegar\u00edan all\u00ed. Tambi\u00e9n ser\u00eda posible utilizar 4 TB con 32 circuitos integrados. Obviamente, eso es m\u00e1s para los servidores que cualquier cosa que los consumidores probablemente necesiten en los pr\u00f3ximos diez a\u00f1os, y muchos todav\u00eda se las arreglan con 8 GB o 16 GB. Tenga en cuenta que las soluciones de memoria actuales superan los 128 GB por DIMM para las soluciones de servidor DDR4 registradas, utilizando 32 circuitos integrados de 32 Gb. Los DIMM registrados DDR5 disponibles actualmente ofrecen hasta 64 GB (32 circuitos integrados de 16 Gb), aunque se vislumbran m\u00f3dulos de mayor capacidad.<\/p>\n

Nuevamente, eso es para DRAM, no para alg\u00fan tipo de Flash NAND. Pero NEO Semiconductor ha desarrollado la tecnolog\u00eda 3D X-DRAM con al menos algo de inspiraci\u00f3n en 3D NAND. Utiliza lo que se afirma que es \u00abla primera matriz de celdas DRAM similar a 3D NAND del mundo\u00bb por su USP de aumento de capacidad. Sin embargo, existen diferencias clave, y NEO ya ha solicitado varias patentes para proteger su propiedad intelectual.<\/p>\n

\n
\n

Imagen 1 de 3<\/p>\n

\n
\n
\n
\n
\n
\n
\n
\n
\n
\n
<\/div>\n<\/div>\n<\/div>\n<\/div>
(Cr\u00e9dito de la imagen: NEO Semiconductor)<\/span><\/figcaption><\/figure>\n<\/div>\n<\/div>\n<\/div>\n<\/div>\n
\n
\n
\n
\n
\n
\n
\n
\n
\"3D<\/div>\n<\/div>\n<\/div>\n<\/div>
(Cr\u00e9dito de la imagen: NEO Semiconductor)<\/span><\/figcaption><\/figure>\n<\/div>\n<\/div>\n<\/div>\n<\/div>\n
\n
\n
\n
\n
\n
\n
\n
\n
\"3D<\/div>\n<\/div>\n<\/div>\n<\/div>
(Cr\u00e9dito de la imagen: NEO Semiconductor)<\/span><\/figcaption><\/figure>\n<\/div>\n<\/div>\n<\/div>\n<\/div>\n<\/div>\n<\/div>\n<\/div>\n<\/div>\n

NEO Semiconductor ofrece un vistazo de c\u00f3mo funciona su nuevo 3D X-DRAM en su comunicado de prensa. Los nuevos circuitos integrados de memoria utilizar\u00e1n una matriz de celdas DRAM similar a 3D NAND, pero tambi\u00e9n sabemos que la estructura se basa en la tecnolog\u00eda de celdas de cuerpo flotante sin condensador. La firma afirma que este cambio \u00absimplifica los pasos del proceso y proporciona una soluci\u00f3n de alta velocidad, alta densidad, bajo costo y alto rendimiento\u00bb.<\/p>\n

Un aspecto importante que contribuye a las posibilidades de \u00e9xito es que 3D X-DRAM se puede fabricar utilizando tecnolog\u00eda de fabricaci\u00f3n de semiconductores contempor\u00e1nea. Adem\u00e1s, la empresa estima que \u00abla tecnolog\u00eda 3D X-DRAM puede alcanzar una densidad de 128 Gb con 230 capas, que es ocho veces la densidad DRAM actual\u00bb.<\/p>\n

Para tener una perspectiva sobre las afirmaciones de densidad de NEO Semiconductor, los circuitos integrados DRAM DDR5 de mayor densidad actuales de Samsung tienen una capacidad de 16 Gb. Se espera que la firma de tecnolog\u00eda de Corea del Sur, un jugador importante tanto en NAND como en DRAM, lance circuitos integrados de 32 Gb de manera inminente. Combinado con el apilamiento de chips, eso deber\u00eda habilitar m\u00f3dulos de memoria de 1 TB a fines de 2023 o principios de 2024. Eso es mucho antes del plazo de lanzamiento de NEO en 2030, y el apilamiento de chips para DRAM podr\u00eda aumentar a\u00fan m\u00e1s.<\/p>\n