{"id":670062,"date":"2023-06-07T21:17:49","date_gmt":"2023-06-07T21:17:49","guid":{"rendered":"https:\/\/magazineoffice.com\/epyc-bergamo-y-zen-4c-de-amd-detallados-igual-que-zen-4-pero-mas-denso\/"},"modified":"2023-06-07T21:17:56","modified_gmt":"2023-06-07T21:17:56","slug":"epyc-bergamo-y-zen-4c-de-amd-detallados-igual-que-zen-4-pero-mas-denso","status":"publish","type":"post","link":"https:\/\/magazineoffice.com\/epyc-bergamo-y-zen-4c-de-amd-detallados-igual-que-zen-4-pero-mas-denso\/","title":{"rendered":"EPYC ‘Bergamo’ y Zen 4c de AMD detallados: igual que Zen 4, pero m\u00e1s denso"},"content":{"rendered":"


\n<\/p>\n

\n

Las demandas de rendimiento siempre crecientes de los centros de datos en la nube requieren que los desarrolladores de CPU reconsideren sus dise\u00f1os en un intento por ofrecer el m\u00e1ximo rendimiento por socket mientras enfrentan las restricciones de costos establecidas por la ley de Moore. EPYC ‘Begamo’ de AMD es la primera CPU nativa de la nube x86 de la industria que se basa en la microarquitectura Zen 4c especialmente dise\u00f1ada que mantiene esencialmente el mismo conjunto de caracter\u00edsticas con la microarquitectura Zen 4 mientras reduce a la mitad los requisitos de tama\u00f1o del n\u00facleo, informa SemiAnalysis. <\/p>\n

El procesador EPYC ‘Bergamo’ de AMD incluye 128 n\u00facleos y se ubica en el mismo z\u00f3calo SP5 que la CPU EPYC ‘Genoa’ de 96 n\u00facleos y tiene un subsistema de memoria DDR5-4800 de 12 canales similar, adem\u00e1s de usar el mismo troquel de E\/S (nombre en c\u00f3digo Floyd), lo que significa que tambi\u00e9n cuenta con 128 carriles PCIe Gen5 y otras peculiaridades de los productos SP5. Al ser un sistema en chip (SoC) nativo de la nube y, hasta cierto punto, una respuesta a los SoC de grado de centro de datos basados \u200b\u200ben Arm emergentes de Ampere, Amazon, Google y Microsoft, el dise\u00f1o de Bergamo fue moldeado por m\u00faltiples factores, que incluyen eficiencia, el uso de energ\u00eda, el tama\u00f1o del troquel y el bajo costo total de propiedad (TCO) en lugar del objetivo de brindar el m\u00e1ximo rendimiento por n\u00facleo. <\/p>\n

\n
Desliza para desplazarte horizontalmente<\/svg><\/div>\n
\n\n\n\n\n\n\n\n\n\n\n\n\n\n\n\n\n\n\n\n\n\n\n\n\n
Fila 0 – Celda 0 <\/span><\/td>\nEPYC 9654<\/td>\nEPYC 9754<\/td>\nEPYC 9734<\/td>\n<\/tr>\n
Dise\u00f1o<\/td>\nG\u00e9nova<\/td>\nB\u00e9rgamo<\/td>\nB\u00e9rgamo<\/td>\n<\/tr>\n
microarquitectura<\/td>\nZen 4\/Pers\u00e9fone<\/td>\nZen 4c\/Dionisio<\/td>\nZen 4c\/Dionisio<\/td>\n<\/tr>\n
N\u00facleos\/Hilos<\/td>\n96\/192<\/td>\n128\/256<\/td>\n112\/224<\/td>\n<\/tr>\n
Cach\u00e9 L1i<\/td>\n32 KB<\/td>\n32 KB<\/td>\n32 KB<\/td>\n<\/tr>\n
Cach\u00e9 L1d<\/td>\n32 KB<\/td>\n32 KB<\/td>\n32 KB<\/td>\n<\/tr>\n
Cach\u00e9 L2<\/td>\n1MB<\/td>\n1MB<\/td>\n1MB<\/td>\n<\/tr>\n
Cach\u00e9 L2 total<\/td>\n96 MB<\/td>\n128 MB<\/td>\n112 MB<\/td>\n<\/tr>\n
Cach\u00e9 L3 por CCX<\/td>\n32MB<\/td>\n16 MB<\/td>\n16 MB<\/td>\n<\/tr>\n
Cach\u00e9 L3 total<\/td>\n384MB<\/td>\n256 MB<\/td>\n256 MB<\/td>\n<\/tr>\n
CCD<\/td>\nDurango<\/td>\nVindhya<\/td>\nVindhya<\/td>\n<\/tr>\n
Recuento de CCD<\/td>\n12<\/td>\n8<\/td>\n8<\/td>\n<\/tr>\n
CCX por CCD<\/td>\n1<\/td>\n2<\/td>\n2<\/td>\n<\/tr>\n
N\u00facleos por CCD<\/td>\n8<\/td>\ndiecis\u00e9is<\/td>\n14<\/td>\n<\/tr>\n
Troquel de E\/S<\/td>\nfloyd<\/td>\nfloyd<\/td>\nfloyd<\/td>\n<\/tr>\n
Canales de memoria<\/td>\n12<\/td>\n12<\/td>\n12<\/td>\n<\/tr>\n
Velocidad de memoria nominal<\/td>\nDDR5-4800<\/td>\nDDR5-4800<\/td>\nDDR5-4800<\/td>\n<\/tr>\n
ancho de banda de memoria<\/td>\n460,8 GB\/s<\/td>\n460,8 GB\/s<\/td>\n460,8 GB\/s<\/td>\n<\/tr>\n
Carriles PCIe 5.0<\/td>\n128<\/td>\n128<\/td>\n128<\/td>\n<\/tr>\n
TDP\/TDP m\u00e1x.<\/td>\n360W\/400W<\/td>\n360W\/400W<\/td>\n360W\/400W<\/td>\n<\/tr>\n
Enchufe<\/td>\nSP5<\/td>\nSP5<\/td>\nSP5<\/td>\n<\/tr>\n
Escalabilidad<\/td>\n2P<\/td>\n2P<\/td>\n2P<\/td>\n<\/tr>\n<\/tbody>\n<\/table>\n<\/div>\n<\/div>\n