PCI-SIG public\u00f3 el martes la versi\u00f3n 0.3 de la especificaci\u00f3n PCI Express 7.0, lo que marca un logro significativo para la tecnolog\u00eda que aumentar\u00e1 la tasa de transferencia de datos PCIe a 128 GT\/s. Este lanzamiento preliminar indica que los miembros de la organizaci\u00f3n han acordado las caracter\u00edsticas clave y la arquitectura de la pr\u00f3xima tecnolog\u00eda. <\/p>\n
PCIe 7.0 est\u00e1 configurado para mejorar la velocidad de transferencia de datos a 128 GT\/s para cada pin, mejorando sustancialmente los 64 GT\/s en PCIe 6.0 y los 32 GT\/s en PCIe 5.0. Esto implica que una conexi\u00f3n de 16 carriles (x16) puede admitir un ancho de banda bidireccional de 512 GB\/s antes de considerar la sobrecarga de codificaci\u00f3n. En un intento por aumentar la tasa de transferencia de datos y el ancho de banda, la interfaz PCIe Gen7 est\u00e1 configurada para usar modulaci\u00f3n de amplitud de pulso con se\u00f1alizaci\u00f3n de cuatro niveles (PAM4), codificaci\u00f3n de modo flit 1b\/1b y correcci\u00f3n de errores de reenv\u00edo (FEC), que son caracter\u00edsticas que el El est\u00e1ndar hereda de PCIe Gen6.<\/p>\n PCI-SIG tiene un proceso de desarrollo de especificaciones muy preciso que consta de varias versiones\/puntos de control. La versi\u00f3n 0.3 generalmente carece de detalles, pero proporciona una descripci\u00f3n general de los objetivos previstos y c\u00f3mo lograrlos. Con respecto a PCIe 7.0, los objetivos principales incluyen una tasa de transferencia de datos de 128 GT\/s y soluciones f\u00edsicas que garanticen una transmisi\u00f3n de datos confiable y eficiente en energ\u00eda a esta tasa. <\/p>\n Si bien sabemos que la tecnolog\u00eda se basar\u00e1 en PAM4, modo flit y FEC, los detalles sobre la implementaci\u00f3n de PCIe Gen7 parecen particularmente interesantes. El cambio a PCIe 7.0, al igual que las transiciones anteriores a PCIe 4.0 y 5.0, requerir\u00e1 seguimientos de PCIe m\u00e1s cortos debido a las mayores velocidades de se\u00f1alizaci\u00f3n. Esto reducir\u00e1 la distancia permitida entre la ra\u00edz y los dispositivos de punto final, como CPU y tarjetas de expansi\u00f3n (tarjetas gr\u00e1ficas, aceleradores, SSD, tarjetas de red) sin componentes como retemporizadores. Por ahora, sabemos que implementar PCIe Gen5 requiere PCB m\u00e1s gruesos y materiales de mayor calidad, lo que significa costos y precios m\u00e1s altos. Sin embargo, no tenemos idea de las consideraciones de costos para PCIe Gen7 a este respecto.<\/p>\n Cabe se\u00f1alar que PCI-SIG en s\u00ed mismo establece claramente que est\u00e1 desarrollando PCIe 7.0 para admitir aplicaciones que consumen mucho ancho de banda como 800G Ethernet, AI\/ML, computaci\u00f3n en la nube y cu\u00e1ntica, centros de datos de hiperescala, HPC, edge y aeroespacial\/militar. Si bien estamos seguros de que PCIe 7.0 eventualmente terminar\u00e1 en las PC de los clientes, PCI-SIG nunca menciona computadoras de escritorio o port\u00e1tiles.<\/p>\n \u00abLa tecnolog\u00eda PCI Express lidera la industria como una interconexi\u00f3n de E\/S fundamental y se puede encontrar en todo, desde autom\u00f3viles hasta servidores de centros de datos\u00bb, dijo el presidente de PCI-SIG, Al Yanes. \u00abA medida que aumenta la velocidad de la arquitectura PCIe, continuaremos expandiendo nuestras verticales tradicionales mientras nos expandimos a nuevas y emocionantes verticales para satisfacer la demanda de una interconexi\u00f3n de baja latencia y gran ancho de banda\u00bb.<\/p>\n![\"SIG-PCI\"](\"https:\/\/cdn.mos.cms.futurecdn.net\/e9wSXih4e988JCwYnjTrDo.png\")
<\/picture><\/p>\n<\/div>\n<\/div>![\"SIG-PCI\"](\"https:\/\/cdn.mos.cms.futurecdn.net\/B33ygftidxQZ4PhmArgBNo.jpg\")
<\/picture><\/p>\n<\/div>\n<\/div>