AMD ha compartido m\u00e1s detalles de su n\u00facleo Zen 4C, que contar\u00e1 con el doble de densidad en un espacio m\u00e1s peque\u00f1o en las CPU EPYC Bergamo.<\/p>\n
Detallado el n\u00facleo de la CPU Zen 4C de AMD: alimentaci\u00f3n de EPYC Bergamo con una densidad de n\u00facleo 2X en un \u00e1rea de troquel un 35 % m\u00e1s peque\u00f1a<\/h2>\n
En las nuevas diapositivas compartidas por TechpowerUp, tenemos una idea de lo que se trata la arquitectura central de AMD Zen 4C. La primera diapositiva muestra una comparaci\u00f3n entre las tres ofertas EPYC 9004 con CPU G\u00e9nova est\u00e1ndar utilizadas como referencia. Se puede ver que las CPU Genoa-X ofrecen mayor cach\u00e9 por n\u00facleo y se puede ver que las CPU Bergamo se enfocan m\u00e1s en la eficiencia energ\u00e9tica y la densidad del n\u00facleo. Los n\u00facleos y la densidad m\u00e1s altos en los chips Bergamo se logran mediante la integraci\u00f3n de los n\u00facleos Zen 4C.<\/p>\n Una vez m\u00e1s, antes de comenzar, me gustar\u00eda compartir algunas de las caracter\u00edsticas principales de la l\u00ednea AMD Bergamo:<\/p>\n Ayer, finalmente nos enteramos de que el n\u00facleo Zen 4C en las CPU EPYC Bergamo mide solo 2,48 mm2 frente a los 3,84 mm2 de los n\u00facleos Zen 4 est\u00e1ndar. El \u00e1rea incluye tanto el n\u00facleo como su cach\u00e9 L2. Los n\u00facleos Zen 4 y Zen 4C se basan en el nodo de proceso de 5nm de TSMC. Anteriormente, se esperaba que Zen 4C utilizara el nodo de proceso de 4nm de TSMC.<\/p>\n AMD logr\u00f3 colocar el doble de n\u00facleos y subprocesos con el mismo cach\u00e9 L2 dentro de un tama\u00f1o de matriz que es un 10 % m\u00e1s grande que el Zen 4 CCD (72,7 mm2 frente a 66,3 mm2). El CCD Zen 4C, cuyo nombre en c\u00f3digo es \u00abDinoysus\u00bb, tiene un \u00e1rea central inferior del -35,4 % en general y casi todos los aspectos del CCD se han reducido entre -35 % y -45 %. Los chips completos de Bergamo incluyen un total de 82 mil millones de transistores en el paquete.<\/p>\n Entonces, en cuanto a los principales cambios entre Zen 4 y Zen 4C a nivel arquitect\u00f3nico, solo el cach\u00e9 L3 por n\u00facleo se ha reducido de 4 MB por n\u00facleo a 2 MB por n\u00facleo. El resto de las especificaciones son completamente iguales y eso es un gran problema considerando que Zen 4C no es una arquitectura completamente diferente de las variaciones E-Core y P-Core de Intel.<\/p>\n Obtiene 16 n\u00facleos Zen 4C dentro de un dado singular, por lo que son 128 n\u00facleos en 8 CCD. Una configuraci\u00f3n similar de 8 CCD basada en el n\u00facleo Zen 4 presentar\u00eda la mitad del recuento de n\u00facleos en 64. Pero al mismo tiempo, obtiene la misma cantidad de cach\u00e9 L2 de 256 MB que obtendr\u00eda en un chip EPYC Genoa de 64 n\u00facleos. y dado que hay cuatro CCD menos, AMD tambi\u00e9n puede traducir eso en una mayor eficiencia.<\/p>\n Las CPU de Bergamo se enfrentan a las ofertas de E-Core de Intel, que llegar\u00e1n el pr\u00f3ximo a\u00f1o a partir de Sierra Forest, que utiliza un nodo de proceso Intel 3 y un dise\u00f1o de E-core basado en eso. Teniendo en cuenta que los E-Core no ofrecen subprocesos m\u00faltiples y carecen del mismo rendimiento que las ofertas de P-Core, AMD puede ser muy competitivo con sus ofertas Zen Compute-Density actuales y futuras.<\/p>\n Adem\u00e1s de eso, todas las especificaciones de la plataforma siguen siendo las mismas con SKU TDP de hasta 400 W compatibles con el z\u00f3calo SP5 (LGA 6096) existente, soporte de memoria DDR5 EEC de 12 canales (velocidad de hasta 4800 MT\/s) y hasta 12 Capacidades de TB en un sistema de dos sockets (con RDIMM 3DS de 256 GB). La matriz de E\/S en las CPU EPYC Bergamo conservar\u00e1 los 160 Gen 5 IO Lanes (2P), 12 PCIe Gen3 lanes, 32 SATA lanes y 64 IO lanes compatibles con CXL 1.1+. Se conservan todas las funciones de seguridad, como Arranque seguro, SME, SEV-ES y SEV-SNP.<\/p>\n Las CPU AMD EPYC Bergamo con n\u00facleos Zen 4C ya se est\u00e1n enviando a los primeros clientes en volumen ahora. La compa\u00f1\u00eda espera aumentar a finales de este a\u00f1o.<\/p>\n\n
\n
![](\"https:\/\/cdn.wccftech.com\/wp-content\/uploads\/2023\/04\/VXDA.jpg\")
<\/div>\n<\/div>\n![\"\"](\"https:\/\/cdn.wccftech.com\/wp-content\/uploads\/2023\/06\/AMD-Zen-4C-CPU-Core-Architecture-For-EPYC-Bergamo-_3.jpg\")
<\/div>![\"\"](\"https:\/\/cdn.wccftech.com\/wp-content\/uploads\/2023\/06\/AMD-Zen-4C-CPU-Core-Architecture-For-EPYC-Bergamo-_4.jpg\")
<\/div>