El consorcio Compute eXpress Link (CXL) present\u00f3 hoy la especificaci\u00f3n CXL 3.0, que trae nuevas caracter\u00edsticas como compatibilidad con la interfaz PCIe 6.0, agrupaci\u00f3n de memoria y capacidades de estructura y conmutaci\u00f3n m\u00e1s complejas. En general, la nueva especificaci\u00f3n admitir\u00e1 hasta el doble del ancho de banda de las revisiones recientes sin agregar ninguna latencia, todo mientras mantiene la compatibilidad con versiones anteriores de la especificaci\u00f3n. La nueva especificaci\u00f3n llega cuando OpenCAPI, la \u00faltima competencia abierta significativa en las guerras de interconexi\u00f3n de CPU, anunci\u00f3 ayer que contribuir\u00eda con su especificaci\u00f3n al Consorcio CXL, dejando a CXL como el camino claro a seguir para la industria. <\/p>\n
Como recordatorio, la especificaci\u00f3n CXL es un est\u00e1ndar abierto de la industria que proporciona una interconexi\u00f3n coherente de cach\u00e9 entre CPU y aceleradores, como GPU, dispositivos de E\/S inteligentes, como DPU y varios tipos de DDR4\/DDR5 y memorias persistentes. La interconexi\u00f3n permite que la CPU funcione en las mismas regiones de memoria que los dispositivos conectados, lo que mejora el rendimiento y la eficiencia energ\u00e9tica al tiempo que reduce la complejidad del software y el movimiento de datos. <\/p>\n
Todos los principales fabricantes de chips han adoptado la especificaci\u00f3n, con las pr\u00f3ximas CPU Genoa de AMD y Sapphire Rapids de Intel que admiten la revisi\u00f3n 1.1 (advertencias para este \u00faltimo<\/a>). Tambi\u00e9n se han unido Nvidia, Arm y una gran cantidad de fabricantes de memoria, hiperescaladores y OEM. <\/p>\n