{"id":744166,"date":"2023-07-25T08:32:00","date_gmt":"2023-07-25T08:32:00","guid":{"rendered":"https:\/\/magazineoffice.com\/el-nuevo-avx10-de-intel-trae-capacidades-avx-512-a-e-core\/"},"modified":"2023-07-25T08:32:05","modified_gmt":"2023-07-25T08:32:05","slug":"el-nuevo-avx10-de-intel-trae-capacidades-avx-512-a-e-core","status":"publish","type":"post","link":"https:\/\/magazineoffice.com\/el-nuevo-avx10-de-intel-trae-capacidades-avx-512-a-e-core\/","title":{"rendered":"El nuevo AVX10 de Intel trae capacidades AVX-512 a E-Core"},"content":{"rendered":"
\n<\/p>\n
\n
Intel public\u00f3 hoy su nuevo APX (Advanced Performance Extensions) y tambi\u00e9n revel\u00f3 el nuevo AVX10 [PDF] eso brindar\u00e1 soporte unificado para las capacidades AVX-512 tanto para P-Core como para E-Core por primera vez. Esta evoluci\u00f3n del conjunto de instrucciones AVX ayudar\u00e1 a Intel a sortear los graves problemas que encontr\u00f3 con su nueva arquitectura h\u00edbrida x86 que se encuentra en los procesadores Alder y Raptor Lake.<\/p>\n
Sin embargo, el nuevo AVX10 ISA no ser\u00e1 compatible con las CPU de generaci\u00f3n actual de Intel; est\u00e1 previsto que llegue en futuros chips. Intel dice que AVX10 ser\u00e1 su vector ISA de elecci\u00f3n que avanza hacia el futuro tanto para procesadores de consumo como de servidor.<\/p>\n
Intel AVX10 (Extensiones de instrucciones avanzadas 10)<\/h2>\n
En su nivel m\u00e1s b\u00e1sico, AVX10 permitir\u00e1 que los chips de Intel que tienen n\u00facleos E y n\u00facleos P sigan siendo compatibles con AVX-512, aunque las instrucciones de 512 bits solo pueden ejecutarse en n\u00facleos P. Mientras tanto, las instrucciones convergentes AVX10 de 256 bits pueden ejecutarse en p-cores o e-cores, lo que permite que el chip completo siga siendo compatible con las capacidades AVX-512. <\/p>\n
Como tal, Intel no tendr\u00e1 que deshabilitar la compatibilidad con vectores de 512 bits como lo hizo cuando desactiv\u00f3 AVX-512 para Alder Lake y Raptor Lake. <\/p>\n\n
\n
\n
<\/picture><\/p>\n<\/div>\n<\/div>(Cr\u00e9dito de la imagen: Intel)<\/span><\/figcaption><\/figure>\n
Profundizando m\u00e1s, el AVX10 (Advanced Instruction Extensions 10) ISA es un superconjunto de AVX-512 y viene con todas las caracter\u00edsticas del AVX-512 ISA para procesadores con tama\u00f1os de registro vectorial de 256 bits y 512 bits.<\/p>\n
El AVX10 ISA convergente incluir\u00e1 \u00abinstrucciones vectoriales AVX-512 con un indicador de funci\u00f3n AVX512VL, una longitud m\u00e1xima de registro vectorial de 256 bits, as\u00ed como ocho registros de m\u00e1scara de 32 bits y nuevas versiones de instrucciones de 256 bits compatibles con el redondeo integrado\u00bb, y esta versi\u00f3n se ejecutar\u00e1 tanto en p-cores como en e-cores.<\/p>\n
Sin embargo, los n\u00facleos electr\u00f3nicos se limitar\u00e1n a la longitud de vector m\u00e1xima de 256 bits del AVX10 convergente, mientras que los n\u00facleos P pueden usar vectores de 512 bits. Esto se parece al soporte de Arm para anchos de vector variables con SVE. <\/p>\n