La red de entrega de energ\u00eda trasera (BS PDN) para chips de pr\u00f3xima generaci\u00f3n es una ventaja bien conocida y ampliamente discutida de la tecnolog\u00eda de procesos futuros. Si bien Intel y TSMC han hablado sobre BSPDN durante un tiempo, Samsung recientemente comparti\u00f3 detalles sobre sus experimentos de suministro de energ\u00eda en la parte trasera. Parece que la compa\u00f1\u00eda espera ventajas bastante notables de esta innovaci\u00f3n.<\/p>\n
En un documento presentado en el Simposio VLSI a fines de junio, Samsung Electronics inform\u00f3 que la aplicaci\u00f3n de una red de suministro de energ\u00eda en la parte trasera result\u00f3 en una reducci\u00f3n del 14,8 % en el \u00e1rea de un procesador no revelado en comparaci\u00f3n con la PDN frontal tradicional, informa The Elec (a trav\u00e9s de @harukaze5719<\/a>). Mientras tanto, el documento destac\u00f3 espec\u00edficamente dos circuitos Arm, donde observaron reducciones de \u00e1rea de 10,6% y 19%, respectivamente. Una reducci\u00f3n del 10 % al 19 % del \u00e1rea del troquel es una gran ventaja, ya que permite empaquetar entre un 10 % y un 19 % m\u00e1s de transistores y ganar rendimiento o reducir los costos de un chip determinado.<\/p>\n Otra cosa que Samsung mencion\u00f3 en su art\u00edculo fue una reducci\u00f3n del 9,2% en la longitud del cableado. El riel de alimentaci\u00f3n trasero generalmente permite cables m\u00e1s gruesos con menor resistencia y, por lo tanto, puede impulsar corrientes m\u00e1s altas para un mayor rendimiento. Una mayor reducci\u00f3n de la longitud del cableado tambi\u00e9n traer\u00e1 ventajas de rendimiento adicionales.<\/p>\n