Durante Hot Chips 2023, Intel mostr\u00f3 un nuevo dise\u00f1o de CPU con 8 n\u00facleos pero 528 subprocesos masivos basados \u200b\u200ben RISC.<\/p>\n
La CPU Intel de 8 n\u00facleos y 528 subprocesos puede proporcionar un paralelismo incre\u00edble y capacidades multiproceso<\/h2>\n
Las motivaciones que llevaron a Intel a crear un dise\u00f1o de chip tan \u00fanico se basan en algunas cargas de trabajo espec\u00edficas que no s\u00f3lo requieren incre\u00edbles capacidades de computaci\u00f3n paralela, sino que tambi\u00e9n conducen a una subutilizaci\u00f3n del hardware disponible, sobre todo la memoria cach\u00e9. Una de esas cargas de trabajo es Graph Analytics, como el programa HIVE de DARPA, que es una carga de trabajo de an\u00e1lisis de gr\u00e1ficos a escala de petabytes y ofrece 1000 veces el rendimiento\/W en comparaci\u00f3n con la computaci\u00f3n tradicional.<\/p>\n Para cargas de trabajo similares, Intel ha ideado una nueva CPU con 8 n\u00facleos y 528 subprocesos. S\u00ed, eso es un total de 66 subprocesos por n\u00facleo con 192 KB de cach\u00e9 por n\u00facleo y 4 MB de SRAM. La CPU se basa en la arquitectura RISC y no en x86, pero utiliza fot\u00f3nica de silicio para la conexi\u00f3n en red. La CPU tendr\u00e1 un dise\u00f1o similar a un chipset con interconexi\u00f3n EMIB para conectar los chips \u00f3pticos al chip principal de la CPU.<\/p>\n Si lo analizamos m\u00e1s de cerca, este dise\u00f1o de CPU de Intel viene con 16 canalizaciones de subprocesos m\u00faltiples (MTP), mientras que las canalizaciones de subproceso \u00fanico (STP) ofrecen un rendimiento de subproceso \u00fanico 8 veces mayor. La arquitectura, como se indic\u00f3 anteriormente, se basa en un dise\u00f1o RISC personalizado con 32 registros por subproceso. El chip tambi\u00e9n admite un controlador de memoria DDR5 personalizado, lo que permite hasta DIMM DDR5-4400 con granularidad de acceso de 8B, 32 puertos AIB de alta velocidad y protocolo PCIe Gen4 x8.<\/p>\n El siguiente es el desglose del troquel:<\/p>\n En cuanto a las capacidades de red que utilizan la Silicon Photonics antes mencionada, Intel ha presentado una interconexi\u00f3n en malla 2D que utiliza 16 enrutadores. Los n\u00facleos pueden comunicarse con otros dentro o fuera del sistema sin la necesidad de agregar otras capacidades de red.<\/p>\n El z\u00f3calo (BGA-3275) admitir\u00e1 32 puertos de E\/S \u00f3pticas a 32 GB\/s\/dir y 32 GB de DRAM DDR5-4400 personalizada. La plataforma ampliar\u00e1 el soporte a 16 sockets en un factor de forma de trineo OCP, por lo que son 120 n\u00facleos y 8448 subprocesos en la configuraci\u00f3n superior. La plataforma tambi\u00e9n admitir\u00e1 hasta 512 GB de DRAM.<\/p>\n Una demostraci\u00f3n mostrada por Intel detalla la potencia y las velocidades de reloj (Fmax) de la CPU. Este SKU de 8 n\u00facleos en particular tiene un TDP de 75 W y Photonics utiliza la mayor parte de su presupuesto de energ\u00eda, mientras que los n\u00facleos mismos ocupan el 21% del presupuesto de energ\u00eda o alrededor de 16 W. Se dice que el chip equilibra alrededor de 3,35-3,5 GHz con una potencia de 35-55W. La compa\u00f1\u00eda afirma obtener un rendimiento lineal ya que el n\u00famero de n\u00facleos se multiplica por 10.<\/p>\n Fuente de noticias: ServerTheHome<\/p>\n![\"\"](\"https:\/\/cdn.wccftech.com\/wp-content\/uploads\/2023\/08\/Intel-8-Core-528-Thread-RISC-CPU-For-Highly-Parallel-Workloads-_-Hot-Chips-23-_9.jpg\")
<\/figure>\n\n