ASML est\u00e1 en camino de enviar este a\u00f1o el primer esc\u00e1ner de litograf\u00eda ultravioleta extrema (EUV) de la industria con una apertura num\u00e9rica (NA) de 0,55, dijo esta semana el director ejecutivo de la compa\u00f1\u00eda. La m\u00e1quina Twinscan EXE:5000 de ASML se utilizar\u00e1 principalmente con fines de desarrollo y para familiarizar a los clientes de la empresa con la nueva tecnolog\u00eda y sus capacidades. El uso comercial de herramientas High-NA est\u00e1 previsto para 2025 y m\u00e1s all\u00e1. <\/p>\n
\u00abAlgunos proveedores tuvieron algunas dificultades para avanzar y darnos el nivel adecuado de calidad tecnol\u00f3gica, lo que provoc\u00f3 algunos retrasos\u00bb, dijo Peter Wennink, director ejecutivo de ASML, en una conversaci\u00f3n con Reuters. \u00abPero, de hecho, el primer env\u00edo todav\u00eda se realizar\u00e1 este a\u00f1o.<\/p>\n
Este a\u00f1o ASML enviar\u00e1 su esc\u00e1ner Twinscan EXE:5000 a un cliente no revelado. El cliente probablemente ser\u00e1 Intel, ya que la compa\u00f1\u00eda una vez revel\u00f3 p\u00fablicamente sus planes de usar esc\u00e1neres High-NA para su tecnolog\u00eda de proceso 18A, pero finalmente tuvo que optar por una soluci\u00f3n diferente que involucraba patrones dobles EUV y modelado de patrones usando el sistema Centura Sculpta de Applied Materials (como Los esc\u00e1neres comerciales Twinscan EXE:5200 solo estar\u00e1n disponibles en 2025).<\/p>\n Es probable que Intel adopte las herramientas High-NA de ASML para sus tecnolog\u00edas de proceso posteriores a 18A, mientras que sus rivales de TSMC y Samsung las utilizar\u00e1n m\u00e1s adelante en esta d\u00e9cada. Pero esos esc\u00e1neres no ser\u00e1n baratos. Se estima que pueden costar m\u00e1s de 300 millones de d\u00f3lares por unidad, lo que aumentar\u00e1 a\u00fan m\u00e1s los costos de las f\u00e1bricas de vanguardia.<\/p>\n Los esc\u00e1neres EUV contempor\u00e1neos de ASML con 0,33 NA y una resoluci\u00f3n de 13 nm pueden imprimir chips con pasos de metal de alrededor de 30 nm con un patr\u00f3n de exposici\u00f3n \u00fanica, lo cual es lo suficientemente bueno para nodos de producci\u00f3n como las clases de 5 nm o 4 nm. Para que todo sea m\u00e1s fino, los fabricantes de chips deben utilizar t\u00e9cnicas de modelado doble EUV o de modelado de patrones, que es lo que har\u00e1n durante los pr\u00f3ximos a\u00f1os. Pero m\u00e1s all\u00e1 de eso, planean utilizar los esc\u00e1neres EUV High-NA de pr\u00f3xima generaci\u00f3n de ASML con una NA de 0,55 y una resoluci\u00f3n de alrededor de 8 nm.<\/p>\n![\"ASML\"](\"https:\/\/cdn.mos.cms.futurecdn.net\/fJZFqKVUyn65n6WqsPeGZ5.png\")
<\/picture><\/p>\n<\/div>\n<\/div>