{"id":826747,"date":"2023-09-30T08:57:55","date_gmt":"2023-09-30T08:57:55","guid":{"rendered":"https:\/\/magazineoffice.com\/presunta-fuga-de-especificaciones-de-amd-zen-5-el-doble-de-nucleos-un-15-mas-de-ipc-que-ryzen-7000\/"},"modified":"2023-09-30T08:58:01","modified_gmt":"2023-09-30T08:58:01","slug":"presunta-fuga-de-especificaciones-de-amd-zen-5-el-doble-de-nucleos-un-15-mas-de-ipc-que-ryzen-7000","status":"publish","type":"post","link":"https:\/\/magazineoffice.com\/presunta-fuga-de-especificaciones-de-amd-zen-5-el-doble-de-nucleos-un-15-mas-de-ipc-que-ryzen-7000\/","title":{"rendered":"Presunta fuga de especificaciones de AMD Zen 5: el doble de n\u00facleos, un 15% m\u00e1s de IPC que Ryzen 7000"},"content":{"rendered":"


\n<\/p>\n

\n

El canal de YouTube Moore’s Law Is Dead filtr\u00f3 dos nuevas diapositivas supuestamente oficiales de AMD que detallan las especificaciones clave y los objetivos de IPC para Zen 5 y Zen 6. Las nuevas diapositivas informan que Zen 5 ser\u00e1 una revisi\u00f3n arquitect\u00f3nica significativa sobre Zen 4, apuntando a mejoras de IPC del 10 al 15%. o m\u00e1s. Seg\u00fan se informa, Zen 5 tambi\u00e9n incorporar\u00e1 CCX de 16 n\u00facleos por primera vez. Antes de continuar mucho m\u00e1s, tendremos que espolvorear una buena cantidad de sal en este informe.<\/p>\n

La lista de mejoras del n\u00facleo Zen 5 es bastante extensa. Las mayores ganancias se relacionan con la cach\u00e9 L1, el predictor de bifurcaci\u00f3n, la ventana de ejecuci\u00f3n y el rendimiento del procesamiento central. El predictor de ramas ha recibido ramas condicionales de burbuja cero, alta precisi\u00f3n y BTB m\u00e1s grande. El tama\u00f1o de la cach\u00e9 L1 del Zen 5 ha aumentado de 32 KB en Zen 4 a 48 KB ahora en Zen 5.<\/p>\n

\n
\n
\n

<\/picture><\/p>\n<\/div>\n<\/div>

(Cr\u00e9dito de la imagen: YouTube: la ley de Moore est\u00e1 muerta)<\/span><\/figcaption><\/figure>\n
\n
\n
\n

\"Fugas<\/picture><\/p>\n<\/div>\n<\/div>

(Cr\u00e9dito de la imagen: YouTube: la ley de Moore est\u00e1 muerta)<\/span><\/figcaption><\/figure>\n

Seg\u00fan se informa, el rendimiento del chip se ha mejorado ampliamente, con 2 unidades de recuperaci\u00f3n de bloques b\u00e1sicas, 8 unidades de env\u00edo\/cambio de nombre, 6 ALU, 4 unidades de carga y 2 de almacenamiento, y m\u00e1s. Seg\u00fan se informa, el programador ahora tiene un tama\u00f1o de estructura m\u00e1s grande y el programador de n\u00fameros enteros es m\u00e1s grande y m\u00e1s unificado que los dise\u00f1os anteriores. La diapositiva tambi\u00e9n enumera mejoras adicionales en la captaci\u00f3n previa de datos junto con mejoras de ISA y seguridad, pero no entra en detalles espec\u00edficos.<\/p>\n