Intel y TSMC est\u00e1n listos para revelar sus avances en transistores de efecto de campo complementarios (CFET) apilados verticalmente en la pr\u00f3xima conferencia de la Reuni\u00f3n Internacional de Dispositivos Electr\u00f3nicos (IEDM), informa eeNewsEurope. Los CFET est\u00e1n llamados a suceder a los transistores GAA (que todav\u00eda tienen que apoderarse del mercado), probablemente en alg\u00fan momento de la pr\u00f3xima d\u00e9cada.<\/p>\n
El concepto de CFET, que implica superponer transistores de tipo n y p, fue introducido inicialmente por el instituto de investigaci\u00f3n IMEC en 2018. Si bien la mayor\u00eda de los primeros estudios surgieron de c\u00edrculos acad\u00e9micos, empresas comerciales como Intel y TSMC ahora se han aventurado en este arena y est\u00e1n explorando activamente este tipo de transistor de pr\u00f3xima generaci\u00f3n.<\/p>\n
Intel<\/h2>\n
Los investigadores de Intel han construido un CFET 3D monol\u00edtico, que incorpora tres nanocintas n-FET superpuestas sobre tres nanocintas p-FET, manteniendo un espacio vertical de 30 nm. La presentaci\u00f3n de Intel titulada \u00abDemostraci\u00f3n de un inversor CMOS apilado con paso de puerta de 60 nm con alimentaci\u00f3n a trav\u00e9s de contactos directos del dispositivo trasero\u00bb describir\u00e1 circuitos de prueba de inversores funcionales que utilizan CFET en un paso de puerta de 60 nm. Este dise\u00f1o tambi\u00e9n presenta epitaxia de fuente-drenaje dual en capas verticales y pilas de compuertas met\u00e1licas gemelas, adem\u00e1s de incorporar la entrega de energ\u00eda trasera PowerVia de la compa\u00f1\u00eda.<\/p>\nTSMC<\/h2>\n