{"id":930964,"date":"2023-12-17T13:24:53","date_gmt":"2023-12-17T13:24:53","guid":{"rendered":"https:\/\/magazineoffice.com\/la-fuga-revela-los-sabores-128-core-zen-5-y-192-core-zen-5c\/"},"modified":"2023-12-17T13:24:56","modified_gmt":"2023-12-17T13:24:56","slug":"la-fuga-revela-los-sabores-128-core-zen-5-y-192-core-zen-5c","status":"publish","type":"post","link":"https:\/\/magazineoffice.com\/la-fuga-revela-los-sabores-128-core-zen-5-y-192-core-zen-5c\/","title":{"rendered":"La fuga revela los sabores 128 Core Zen 5 y 192 Core Zen 5C"},"content":{"rendered":"<p> <br \/>\n<\/p>\n<div>\n<p>Se han filtrado las CPU EPYC Turin de pr\u00f3xima generaci\u00f3n de AMD con arquitectura Zen 5 y Zen 5C en configuraciones de 128 y 192 n\u00facleos.<\/p>\n<h2>Se filtran las CPU AMD EPYC Turin de quinta generaci\u00f3n: configuraciones detalladas con hasta 128 configuraciones Core Zen 5 y 192 Core Zen 5C<\/h2>\n<p>La \u00faltima filtraci\u00f3n proviene de <a href=\"https:\/\/twitter.com\/yuuki_ans\/status\/1736264922349379774\" target=\"_blank\" rel=\"noopener\">YuuKi_AnS<\/a> quien no solo filtr\u00f3 las primeras muestras de ingenier\u00eda de las CPU AMD EPYC Tur\u00edn de pr\u00f3xima generaci\u00f3n, sino que tambi\u00e9n mostr\u00f3 las configuraciones de matrices que podemos esperar con estos chips de servidor de alto rendimiento.<\/p>\n<p>Comenzando con los detalles, AMD EPYC Tur\u00edn ser\u00e1 la l\u00ednea EPYC de quinta generaci\u00f3n que reemplaza a la familia EPYC de cuarta generaci\u00f3n.  La familia EPYC de cuarta generaci\u00f3n est\u00e1 compuesta por CPU Genoa, Genoa-X, Bergamo y Siena que utilizan n\u00facleos Zen 4 y Zen 4C en SKU EPYC 9004\/8004.  La familia EPYC de quinta generaci\u00f3n ser\u00e1 similar y presentar\u00e1 una variedad de configuraciones y SKU con n\u00facleos Zen 5 \u00abNirvana\u00bb y Zen 5C \u00abPrometheus\u00bb.  Se espera que los n\u00facleos Zen 5 utilicen el nodo de proceso de 3 nm, mientras que Zen 5C puede utilizar la misma variante u optimizada.<\/p>\n<figure class=\"story-gallery\">\n<div class=\"swiper-container\">\n<div class=\"swiper-wrapper\">\n<div class=\"swiper-slide\" data-src=\"https:\/\/cdn.wccftech.com\/wp-content\/uploads\/2023\/12\/AMD-5th-Gen-EPYC-Turin-CPUs-Zen-5-and-Zen-5C-Cores-Leak-_1-1456x1041.jpeg\" data-sub-html=\"\"><\/div>\n<div class=\"swiper-slide\" data-src=\"https:\/\/cdn.wccftech.com\/wp-content\/uploads\/2023\/12\/AMD-5th-Gen-EPYC-Turin-CPUs-Zen-5-and-Zen-5C-Cores-Leak-_2-1456x796.jpeg\" data-sub-html=\"\"><img decoding=\"async\" srcset=\"https:\/\/cdn.wccftech.com\/wp-content\/uploads\/2023\/12\/AMD-5th-Gen-EPYC-Turin-CPUs-Zen-5-and-Zen-5C-Cores-Leak-_2-1456x796.jpeg 2x, https:\/\/cdn.wccftech.com\/wp-content\/uploads\/2023\/12\/AMD-5th-Gen-EPYC-Turin-CPUs-Zen-5-and-Zen-5C-Cores-Leak-_2-728x398.jpeg 1x\" src=\"https:\/\/cdn.wccftech.com\/wp-content\/uploads\/2023\/12\/AMD-5th-Gen-EPYC-Turin-CPUs-Zen-5-and-Zen-5C-Cores-Leak-_2-564x308.jpeg\" alt=\"amd-5ta-generaci\u00f3n-epyc-turin-cpus-zen-5-y-zen-5c-cores-fuga-_2\"\/><\/div>\n<\/div>\n<\/div>\n<\/figure>\n<p>Seg\u00fan las im\u00e1genes filtradas, estamos ante un chip AMD EPYC \u00abTurin\u00bb ES2 con un c\u00f3digo OPN 100-000001245-07.  Este chip se fabric\u00f3 en 2023 y parece muy reciente.  El soporte del portador para los chips AMD Zen 5 Turin-Classic parece ser azul claro y estos chips deber\u00edan conservar la compatibilidad del socket con la plataforma SP5 que est\u00e1 dise\u00f1ada para los chips de gama alta.  Actualmente es compatible con la l\u00ednea EPYC 9004 antes mencionada.<\/p>\n<p>Cabe se\u00f1alar que hace unos meses, el mismo c\u00f3digo OPN fue mencionado por <a href=\"https:\/\/twitter.com\/Ditto_55\/status\/1708885277278929042\" target=\"_blank\" rel=\"noopener\">Lo mismo_55.<\/a> El usuario tambi\u00e9n enumer\u00f3 varias otras configuraciones para la familia de CPU AMD EPYC Tur\u00edn (con el nombre en c\u00f3digo interno Breithorn) que incluyen:<\/p>\n<ul>\n<li><strong>100-000001245 &#8211;<\/strong> 16 CCD + 1 IOD (128 Zen 5 Core \/ 256 Thread \/ 512 MB de cach\u00e9)<\/li>\n<li><strong>100-000001341 &#8211;<\/strong> 12 CCD + 1 IOD (96 Zen 5 N\u00facleos \/ 192 Hilos \/ 384 MB de Cach\u00e9)<\/li>\n<li><strong>100-000001247 &#8211;<\/strong> 8 CCD + 1 IOD (64 Zen 5 N\u00facleos \/ 128 Hilos \/ 256 MB de Cach\u00e9)<\/li>\n<li><strong>100-000001342 &#8211;<\/strong> 8 CCD + 1 IOD (64 Zen 5 N\u00facleos \/ 128 Hilos \/ 256 MB de Cach\u00e9)<\/li>\n<li><strong>  100-000001249 &#8211;<\/strong> 2 CCD + 1 IOD (32 n\u00facleos Zen 5C \/ 64 subprocesos \/ 64 MB de cach\u00e9)<\/li>\n<\/ul>\n<h4>CPU AMD EPYC Turin de quinta generaci\u00f3n con arquitectura cl\u00e1sica Zen 5: hasta 128 n\u00facleos<\/h4>\n<p>Empezando por las configuraciones, las CPU AMD EPYC Turin con n\u00facleos Zen 5 Classic ofrecer\u00e1n hasta 128 n\u00facleos y 256 subprocesos.  Habr\u00e1 un m\u00e1ximo de 16 CCD con 8 n\u00facleos cada uno, y cada CCD vendr\u00e1 con su propio cach\u00e9 L3 de 32 MB.  Esto formar\u00e1 hasta 512 MB de cach\u00e9 L3.  Esto marca un aumento del 33 por ciento en el recuento de n\u00facleos y del 33 por ciento en el recuento total de cach\u00e9 L3 en comparaci\u00f3n con la familia EPYC Genoa basada en Zen 4.<\/p>\n<figure>\n<div class=\"wp-lightbox\"><img loading=\"lazy\" decoding=\"async\" class=\"wp-image-1486110 size-full\" src=\"https:\/\/cdn.wccftech.com\/wp-content\/uploads\/2023\/12\/AMD-5th-Gen-EPYC-Turin-CPUs-Zen-5-and-Zen-5C-Cores-Leak-_3.jpeg\" alt=\"\" width=\"1736\" height=\"1440\" srcset=\"https:\/\/cdn.wccftech.com\/wp-content\/uploads\/2023\/12\/AMD-5th-Gen-EPYC-Turin-CPUs-Zen-5-and-Zen-5C-Cores-Leak-_3.jpeg 1736w, https:\/\/cdn.wccftech.com\/wp-content\/uploads\/2023\/12\/AMD-5th-Gen-EPYC-Turin-CPUs-Zen-5-and-Zen-5C-Cores-Leak-_3-434x360.jpeg 434w, https:\/\/cdn.wccftech.com\/wp-content\/uploads\/2023\/12\/AMD-5th-Gen-EPYC-Turin-CPUs-Zen-5-and-Zen-5C-Cores-Leak-_3-728x604.jpeg 728w, https:\/\/cdn.wccftech.com\/wp-content\/uploads\/2023\/12\/AMD-5th-Gen-EPYC-Turin-CPUs-Zen-5-and-Zen-5C-Cores-Leak-_3-1456x1208.jpeg 1456w\" sizes=\"(max-width: 1736px) 100vw, 1736px\"\/><\/div><figcaption>Fuente de la imagen: YuuKi_AnS<\/figcaption><\/figure>\n<p>El IOD contar\u00e1 con un controlador de memoria integrado DDR5 compatible con velocidades de 6000 MT\/s, y soporte PCIe Gen5 (CXL 2.0), Gen3 Infinity Fabric y Secure Processor, entre una lista de otros controladores y aceleradores.<\/p>\n<h4>CPU AMD EPYC Turin de quinta generaci\u00f3n con arquitectura densa Zen 5C: hasta 192 n\u00facleos<\/h4>\n<p>La CPU AMD EPYC Turin con n\u00facleos Zen 5C es donde las cosas se vuelven locas con cada CCD Zen 5C que ofrece hasta 16 n\u00facleos y 32 MB de cach\u00e9 L3.  Habr\u00e1 seis chiplets de c\u00f3mputo a bordo de estos chips para un total de 192 n\u00facleos y 384 subprocesos con 384 MB de cach\u00e9 L3 ligeramente reducidos.  Las CPU conservar\u00e1n las mismas E\/S que los dem\u00e1s chips cl\u00e1sicos.<\/p>\n<figure>\n<div class=\"wp-lightbox\"><img loading=\"lazy\" decoding=\"async\" class=\"wp-image-1486109 size-full\" src=\"https:\/\/cdn.wccftech.com\/wp-content\/uploads\/2023\/12\/AMD-5th-Gen-EPYC-Turin-CPUs-Zen-5-and-Zen-5C-Cores-Leak-_4.jpeg\" alt=\"\" width=\"1727\" height=\"1440\" srcset=\"https:\/\/cdn.wccftech.com\/wp-content\/uploads\/2023\/12\/AMD-5th-Gen-EPYC-Turin-CPUs-Zen-5-and-Zen-5C-Cores-Leak-_4.jpeg 1727w, https:\/\/cdn.wccftech.com\/wp-content\/uploads\/2023\/12\/AMD-5th-Gen-EPYC-Turin-CPUs-Zen-5-and-Zen-5C-Cores-Leak-_4-432x360.jpeg 432w, https:\/\/cdn.wccftech.com\/wp-content\/uploads\/2023\/12\/AMD-5th-Gen-EPYC-Turin-CPUs-Zen-5-and-Zen-5C-Cores-Leak-_4-728x607.jpeg 728w, https:\/\/cdn.wccftech.com\/wp-content\/uploads\/2023\/12\/AMD-5th-Gen-EPYC-Turin-CPUs-Zen-5-and-Zen-5C-Cores-Leak-_4-1456x1214.jpeg 1456w\" sizes=\"(max-width: 1727px) 100vw, 1727px\"\/><\/div><figcaption>Fuente de la imagen: YuuKi_AnS<\/figcaption><\/figure>\n<p>En comparaci\u00f3n con las CPU EPYC Bergamo de AMD basadas en los n\u00facleos Zen 4C, los chips Turin con n\u00facleos Zen 5C ofrecer\u00e1n un aumento del 50 % en el n\u00famero de n\u00facleos e hilos (192\/384 frente a 128\/256), al tiempo que ofrecer\u00e1n la misma mejora del 50 %. en el recuento total de cach\u00e9 (384 MB frente a 256 MB).  Se espera que tanto el chip Zen 5 como el Zen 5C presenten TDP de 480W que se pueden configurar hasta 600W.  El aumento de las capacidades inform\u00e1ticas marcar\u00e1 un camino incremental hacia los servidores existentes que pueden simplemente colocar estos chips en las plataformas existentes y disfrutar del impulso adicional.<\/p>\n<figure>\n<div class=\"wp-lightbox\"><img loading=\"lazy\" decoding=\"async\" class=\"wp-image-1427902 size-full\" src=\"https:\/\/cdn.wccftech.com\/wp-content\/uploads\/2023\/04\/AMD-EPYC-Roadmap.png\" alt=\"\" width=\"3840\" height=\"2160\" srcset=\"https:\/\/cdn.wccftech.com\/wp-content\/uploads\/2023\/04\/AMD-EPYC-Roadmap.png 3840w, https:\/\/cdn.wccftech.com\/wp-content\/uploads\/2023\/04\/AMD-EPYC-Roadmap-728x410.png 728w, https:\/\/cdn.wccftech.com\/wp-content\/uploads\/2023\/04\/AMD-EPYC-Roadmap-768x432.png 768w, https:\/\/cdn.wccftech.com\/wp-content\/uploads\/2023\/04\/AMD-EPYC-Roadmap-1536x864.png 1536w, https:\/\/cdn.wccftech.com\/wp-content\/uploads\/2023\/04\/AMD-EPYC-Roadmap-2048x1152.png 2048w, https:\/\/cdn.wccftech.com\/wp-content\/uploads\/2023\/04\/AMD-EPYC-Roadmap-1456x819.png 1456w, https:\/\/cdn.wccftech.com\/wp-content\/uploads\/2023\/04\/AMD-EPYC-Roadmap-1920x1080.png 1920w\" sizes=\"(max-width: 3840px) 100vw, 3840px\"\/><\/div><figcaption>Fuente de la imagen: AMD<\/figcaption><\/figure>\n<p>AMD ha confirmado hasta ahora que las CPU EPYC Turin basadas en la arquitectura central Zen 5 est\u00e1n en camino de lanzarse en 2024 y ofrecer\u00e1n un salto significativo en el rendimiento por vatio.  El n\u00famero de n\u00facleos a\u00f1adidos y la arquitectura mejorada deber\u00edan ayudar a AMD a ofrecer una soluci\u00f3n s\u00f3lida y competitiva frente a los chips Granite Rapids Xeon de Intel, que tambi\u00e9n se espera que se lancen el pr\u00f3ximo a\u00f1o.<\/p>\n<h2 id=\"tablepress-1432-name\" class=\"tablepress-table-name tablepress-table-name-id-1432\">Familias de CPU AMD EPYC:<\/h2>\n<table id=\"tablepress-1432\" class=\"tablepress tablepress-id-1432 tablepress-responsive\" aria-labelledby=\"tablepress-1432-name\">\n<thead>\n<tr class=\"row-1 odd\">\n<th class=\"column-1\">Apellido<\/th>\n<th class=\"column-2\">AMD EPYC Venecia<\/th>\n<th class=\"column-3\">AMD EPYC Tur\u00edn-Denso<\/th>\n<th class=\"column-4\">AMD EPYC Tur\u00edn-X<\/th>\n<th class=\"column-5\">AMD EPYC Tur\u00edn<\/th>\n<th class=\"column-6\">AMD EPYC Siena<\/th>\n<th class=\"column-7\">AMD EPYC B\u00e9rgamo<\/th>\n<th class=\"column-8\">AMD EPYC G\u00e9nova-X<\/th>\n<th class=\"column-9\">AMD EPYC G\u00e9nova<\/th>\n<th class=\"column-10\">AMD EPYC Mil\u00e1n-X<\/th>\n<th class=\"column-11\">AMD EPYC Mil\u00e1n<\/th>\n<th class=\"column-12\">AMD EPYC Roma<\/th>\n<th class=\"column-13\">AMD EPYC N\u00e1poles<\/th>\n<\/tr>\n<\/thead>\n<tbody class=\"row-hover\">\n<tr class=\"row-2 even\">\n<td class=\"column-1\">Marca familiar<\/td>\n<td class=\"column-2\">\u00bfEPYC 11K?<\/td>\n<td class=\"column-3\">\u00bfEPYC 10K?<\/td>\n<td class=\"column-4\">\u00bfEPYC 10K?<\/td>\n<td class=\"column-5\">\u00bfEPYC 10K?<\/td>\n<td class=\"column-6\">EPYC 8004<\/td>\n<td class=\"column-7\">EPYC 9004<\/td>\n<td class=\"column-8\">EPYC 9004<\/td>\n<td class=\"column-9\">EPYC 9004<\/td>\n<td class=\"column-10\">EPYC 7004<\/td>\n<td class=\"column-11\">EPYC 7003<\/td>\n<td class=\"column-12\">EPYC 7002<\/td>\n<td class=\"column-13\">EPYC 7001<\/td>\n<\/tr>\n<tr class=\"row-3 odd\">\n<td class=\"column-1\">Lanzamiento familiar<\/td>\n<td class=\"column-2\">2025+<\/td>\n<td class=\"column-3\">2025?<\/td>\n<td class=\"column-4\">2025?<\/td>\n<td class=\"column-5\">2024<\/td>\n<td class=\"column-6\">2023<\/td>\n<td class=\"column-7\">2023<\/td>\n<td class=\"column-8\">2023<\/td>\n<td class=\"column-9\">2022<\/td>\n<td class=\"column-10\">2022<\/td>\n<td class=\"column-11\">2021<\/td>\n<td class=\"column-12\">2019<\/td>\n<td class=\"column-13\">2017<\/td>\n<\/tr>\n<tr class=\"row-4 even\">\n<td class=\"column-1\">Arquitectura de CPU<\/td>\n<td class=\"column-2\">\u00bfZen6?<\/td>\n<td class=\"column-3\">Zen5C<\/td>\n<td class=\"column-4\">Zen 5<\/td>\n<td class=\"column-5\">Zen 5<\/td>\n<td class=\"column-6\">Zen 4<\/td>\n<td class=\"column-7\">Zen 4C<\/td>\n<td class=\"column-8\">Zen 4 V-cach\u00e9<\/td>\n<td class=\"column-9\">Zen 4<\/td>\n<td class=\"column-10\">Zen 3<\/td>\n<td class=\"column-11\">Zen 3<\/td>\n<td class=\"column-12\">Zen 2<\/td>\n<td class=\"column-13\">Zen 1<\/td>\n<\/tr>\n<tr class=\"row-5 odd\">\n<td class=\"column-1\">Nodo de proceso<\/td>\n<td class=\"column-2\">Por determinar<\/td>\n<td class=\"column-3\">\u00bfTSMC de 3 nm?<\/td>\n<td class=\"column-4\">TSMC de 4 nm<\/td>\n<td class=\"column-5\">TSMC de 4 nm<\/td>\n<td class=\"column-6\">TSMC de 5 nm<\/td>\n<td class=\"column-7\">TSMC de 4 nm<\/td>\n<td class=\"column-8\">TSMC de 5 nm<\/td>\n<td class=\"column-9\">TSMC de 5 nm<\/td>\n<td class=\"column-10\">TSMC de 7 nm<\/td>\n<td class=\"column-11\">TSMC de 7 nm<\/td>\n<td class=\"column-12\">TSMC de 7 nm<\/td>\n<td class=\"column-13\">GloFo de 14 nm<\/td>\n<\/tr>\n<tr class=\"row-6 even\">\n<td class=\"column-1\">Nombre de la plataforma<\/td>\n<td class=\"column-2\">Por determinar<\/td>\n<td class=\"column-3\">SP5<\/td>\n<td class=\"column-4\">SP5<\/td>\n<td class=\"column-5\">SP5<\/td>\n<td class=\"column-6\">SP6<\/td>\n<td class=\"column-7\">SP5<\/td>\n<td class=\"column-8\">SP5<\/td>\n<td class=\"column-9\">SP5<\/td>\n<td class=\"column-10\">SP3<\/td>\n<td class=\"column-11\">SP3<\/td>\n<td class=\"column-12\">SP3<\/td>\n<td class=\"column-13\">SP3<\/td>\n<\/tr>\n<tr class=\"row-7 odd\">\n<td class=\"column-1\">Enchufe<\/td>\n<td class=\"column-2\">Por determinar<\/td>\n<td class=\"column-3\">LGA 6096 (SP5)<\/td>\n<td class=\"column-4\">LGA 6096 (SP5)<\/td>\n<td class=\"column-5\">LGA 6096<\/td>\n<td class=\"column-6\">LGA 4844<\/td>\n<td class=\"column-7\">LGA 6096<\/td>\n<td class=\"column-8\">LGA 6096<\/td>\n<td class=\"column-9\">LGA 6096<\/td>\n<td class=\"column-10\">LGA 4094<\/td>\n<td class=\"column-11\">LGA 4094<\/td>\n<td class=\"column-12\">LGA 4094<\/td>\n<td class=\"column-13\">LGA 4094<\/td>\n<\/tr>\n<tr class=\"row-8 even\">\n<td class=\"column-1\">Recuento m\u00e1ximo de n\u00facleos<\/td>\n<td class=\"column-2\">384?<\/td>\n<td class=\"column-3\">192<\/td>\n<td class=\"column-4\">128<\/td>\n<td class=\"column-5\">128<\/td>\n<td class=\"column-6\">64<\/td>\n<td class=\"column-7\">128<\/td>\n<td class=\"column-8\">96<\/td>\n<td class=\"column-9\">96<\/td>\n<td class=\"column-10\">64<\/td>\n<td class=\"column-11\">64<\/td>\n<td class=\"column-12\">64<\/td>\n<td class=\"column-13\">32<\/td>\n<\/tr>\n<tr class=\"row-9 odd\">\n<td class=\"column-1\">N\u00famero m\u00e1ximo de hilos<\/td>\n<td class=\"column-2\">768?<\/td>\n<td class=\"column-3\">384<\/td>\n<td class=\"column-4\">256<\/td>\n<td class=\"column-5\">256<\/td>\n<td class=\"column-6\">128<\/td>\n<td class=\"column-7\">256<\/td>\n<td class=\"column-8\">192<\/td>\n<td class=\"column-9\">192<\/td>\n<td class=\"column-10\">128<\/td>\n<td class=\"column-11\">128<\/td>\n<td class=\"column-12\">128<\/td>\n<td class=\"column-13\">64<\/td>\n<\/tr>\n<tr class=\"row-10 even\">\n<td class=\"column-1\">Cach\u00e9 L3 m\u00e1x.<\/td>\n<td class=\"column-2\">Por determinar<\/td>\n<td class=\"column-3\">384 megas<\/td>\n<td class=\"column-4\">1536 megas<\/td>\n<td class=\"column-5\">384 megas<\/td>\n<td class=\"column-6\">256 megas<\/td>\n<td class=\"column-7\">256 megas<\/td>\n<td class=\"column-8\">1152 megas<\/td>\n<td class=\"column-9\">384 megas<\/td>\n<td class=\"column-10\">768 megas<\/td>\n<td class=\"column-11\">256 megas<\/td>\n<td class=\"column-12\">256 megas<\/td>\n<td class=\"column-13\">64 megas<\/td>\n<\/tr>\n<tr class=\"row-11 odd\">\n<td class=\"column-1\">Dise\u00f1o de chips<\/td>\n<td class=\"column-2\">Por determinar<\/td>\n<td class=\"column-3\">12 CCD (1CCX por CCD) + 1 IOD<\/td>\n<td class=\"column-4\">16 CCD (1CCX por CCD) + 1 IOD<\/td>\n<td class=\"column-5\">16 CCD (1CCX por CCD) + 1 IOD<\/td>\n<td class=\"column-6\">8 CCD (1CCX por CCD) + 1 IOD<\/td>\n<td class=\"column-7\">12 CCD (1 CCX por CCD) + 1 IOD<\/td>\n<td class=\"column-8\">12 CCD (1 CCX por CCD) + 1 IOD<\/td>\n<td class=\"column-9\">12 CCD (1 CCX por CCD) + 1 IOD<\/td>\n<td class=\"column-10\">8 CCD (1 CCX por CCD) + 1 IOD<\/td>\n<td class=\"column-11\">8 CCD (1 CCX por CCD) + 1 IOD<\/td>\n<td class=\"column-12\">8 CCD (2 CCX por CCD) + 1 IOD<\/td>\n<td class=\"column-13\">4 CCD (2 CCX por CCD)<\/td>\n<\/tr>\n<tr class=\"row-12 even\">\n<td class=\"column-1\">Soporte de memoria<\/td>\n<td class=\"column-2\">Por determinar<\/td>\n<td class=\"column-3\">\u00bfDDR5-6000?<\/td>\n<td class=\"column-4\">\u00bfDDR5-6000?<\/td>\n<td class=\"column-5\">\u00bfDDR5-6000?<\/td>\n<td class=\"column-6\">DDR5-5200<\/td>\n<td class=\"column-7\">DDR5-5600<\/td>\n<td class=\"column-8\">DDR5-4800<\/td>\n<td class=\"column-9\">DDR5-4800<\/td>\n<td class=\"column-10\">DDR4-3200<\/td>\n<td class=\"column-11\">DDR4-3200<\/td>\n<td class=\"column-12\">DDR4-3200<\/td>\n<td class=\"column-13\">DDR4-2666<\/td>\n<\/tr>\n<tr class=\"row-13 odd\">\n<td class=\"column-1\">Canales de memoria<\/td>\n<td class=\"column-2\">Por determinar<\/td>\n<td class=\"column-3\">12 canales (SP5)<\/td>\n<td class=\"column-4\">12 canales (SP5)<\/td>\n<td class=\"column-5\">12 canales<\/td>\n<td class=\"column-6\">6 canales<\/td>\n<td class=\"column-7\">12 canales<\/td>\n<td class=\"column-8\">12 canales<\/td>\n<td class=\"column-9\">12 canales<\/td>\n<td class=\"column-10\">8 canales<\/td>\n<td class=\"column-11\">8 canales<\/td>\n<td class=\"column-12\">8 canales<\/td>\n<td class=\"column-13\">8 canales<\/td>\n<\/tr>\n<tr class=\"row-14 even\">\n<td class=\"column-1\">Soporte de generaci\u00f3n PCIe<\/td>\n<td class=\"column-2\">Por determinar<\/td>\n<td class=\"column-3\">Por determinar<\/td>\n<td class=\"column-4\">Por determinar<\/td>\n<td class=\"column-5\">Por determinar<\/td>\n<td class=\"column-6\">96 Generaci\u00f3n 5<\/td>\n<td class=\"column-7\">128 Generaci\u00f3n 5<\/td>\n<td class=\"column-8\">128 Generaci\u00f3n 5<\/td>\n<td class=\"column-9\">128 Generaci\u00f3n 5<\/td>\n<td class=\"column-10\">128 Generaci\u00f3n 4<\/td>\n<td class=\"column-11\">128 Generaci\u00f3n 4<\/td>\n<td class=\"column-12\">128 Generaci\u00f3n 4<\/td>\n<td class=\"column-13\">64 Generaci\u00f3n 3<\/td>\n<\/tr>\n<tr class=\"row-15 odd\">\n<td class=\"column-1\">TDP (m\u00e1x.)<\/td>\n<td class=\"column-2\">Por determinar<\/td>\n<td class=\"column-3\">480W (TDPc 600W)<\/td>\n<td class=\"column-4\">480W (TDPc 600W)<\/td>\n<td class=\"column-5\">480W (TDPc 600W)<\/td>\n<td class=\"column-6\">70-225W<\/td>\n<td class=\"column-7\">320W (TDPc 400W)<\/td>\n<td class=\"column-8\">400W<\/td>\n<td class=\"column-9\">400W<\/td>\n<td class=\"column-10\">280W<\/td>\n<td class=\"column-11\">280W<\/td>\n<td class=\"column-12\">280W<\/td>\n<td class=\"column-13\">200W<\/td>\n<\/tr>\n<\/tbody>\n<\/table>\n<p><!-- #tablepress-1432 from cache --><\/p>\n<div class=\"story-share-bottom\" data-nosnippet=\"\">\n<p>\t\t\t\tComparte esta historia<\/p>\n<p><svg width=\"20\" height=\"20\"><use xlink:href=\"#icn-shareFacebook\"\/><\/svg>  Facebook<\/p>\n<p><svg width=\"20\" height=\"20\"><use xlink:href=\"#icn-shareTwitter\"\/><\/svg>  Gorjeo<\/p>\n<\/p><\/div>\n<\/p><\/div>\n<p><script async src=\"\/\/platform.twitter.com\/widgets.js\" charset=\"utf-8\"><\/script><br \/>\n<br \/><br \/>\n<br \/><a href=\"https:\/\/magazineoffice.com\/\">Source link-29 <\/a><\/p>\n","protected":false},"excerpt":{"rendered":"<p>Se han filtrado las CPU EPYC Turin de pr\u00f3xima generaci\u00f3n de AMD con arquitectura Zen 5 y Zen 5C en configuraciones de 128 y 192 n\u00facleos. Se filtran las CPU&hellip;<\/p>\n","protected":false},"author":1,"featured_media":930965,"comment_status":"open","ping_status":"open","sticky":false,"template":"","format":"standard","meta":{"footnotes":""},"categories":[21980],"tags":[18487,2250,8,103,17001,22428],"_links":{"self":[{"href":"https:\/\/magazineoffice.com\/wp-json\/wp\/v2\/posts\/930964"}],"collection":[{"href":"https:\/\/magazineoffice.com\/wp-json\/wp\/v2\/posts"}],"about":[{"href":"https:\/\/magazineoffice.com\/wp-json\/wp\/v2\/types\/post"}],"author":[{"embeddable":true,"href":"https:\/\/magazineoffice.com\/wp-json\/wp\/v2\/users\/1"}],"replies":[{"embeddable":true,"href":"https:\/\/magazineoffice.com\/wp-json\/wp\/v2\/comments?post=930964"}],"version-history":[{"count":1,"href":"https:\/\/magazineoffice.com\/wp-json\/wp\/v2\/posts\/930964\/revisions"}],"predecessor-version":[{"id":930966,"href":"https:\/\/magazineoffice.com\/wp-json\/wp\/v2\/posts\/930964\/revisions\/930966"}],"wp:featuredmedia":[{"embeddable":true,"href":"https:\/\/magazineoffice.com\/wp-json\/wp\/v2\/media\/930965"}],"wp:attachment":[{"href":"https:\/\/magazineoffice.com\/wp-json\/wp\/v2\/media?parent=930964"}],"wp:term":[{"taxonomy":"category","embeddable":true,"href":"https:\/\/magazineoffice.com\/wp-json\/wp\/v2\/categories?post=930964"},{"taxonomy":"post_tag","embeddable":true,"href":"https:\/\/magazineoffice.com\/wp-json\/wp\/v2\/tags?post=930964"}],"curies":[{"name":"wp","href":"https:\/\/api.w.org\/{rel}","templated":true}]}}