{"id":977506,"date":"2024-01-23T19:03:21","date_gmt":"2024-01-23T19:03:21","guid":{"rendered":"https:\/\/magazineoffice.com\/intel-comienza-a-habilitar-la-cpu-xeon-e-core-clearwater-forest-de-proxima-generacion-y-utiliza-nucleos-darkmont\/"},"modified":"2024-01-23T19:03:25","modified_gmt":"2024-01-23T19:03:25","slug":"intel-comienza-a-habilitar-la-cpu-xeon-e-core-clearwater-forest-de-proxima-generacion-y-utiliza-nucleos-darkmont","status":"publish","type":"post","link":"https:\/\/magazineoffice.com\/intel-comienza-a-habilitar-la-cpu-xeon-e-core-clearwater-forest-de-proxima-generacion-y-utiliza-nucleos-darkmont\/","title":{"rendered":"Intel comienza a habilitar la CPU Xeon E-Core \u00abClearwater Forest\u00bb de pr\u00f3xima generaci\u00f3n y utiliza n\u00facleos Darkmont"},"content":{"rendered":"
\n<\/p>\n
Intel ha comenzado la habilitaci\u00f3n de sus CPU E-Core Xeon de pr\u00f3xima generaci\u00f3n con nombre en c\u00f3digo Clearwater Forest, que adoptar\u00e1n la arquitectura central Darkmont.<\/p>\n
Intel ha estado intensificando los desarrollos en Linux, ya sea que se trate de la l\u00ednea de gr\u00e1ficos \u00abArc\u00bb de la empresa o de sus CPU de consumo convencionales. Sin embargo, los procesadores de servidor eran algo que estaba \u00abrelativamente\u00bb rezagado, pero Intel se ha puesto al d\u00eda al comenzar a impulsar el soporte temprano para los procesadores Clearwater Forest de la empresa, cuyo lanzamiento est\u00e1 previsto para 2025.<\/p>\n
Phoronix informa que con los ingenieros de Intel Linux cumpliendo con el soporte para la l\u00ednea Sierra Forest de Intel, que es el predecesor de Clearwater Forest, parece que las cosas no se tomar\u00e1n un descanso, ya que el equipo cambia directamente el enfoque hacia el futuro.<\/p>\n En t\u00e9rminos de lo que implicaba el parche, era uno \u00abb\u00e1sico\u00bb que agregaba un nuevo n\u00famero de modelo para las CPU Clearwater Forest Xeon, y ahora se les asigna \u00ab0xDD (221)\u00bb en el kernel.<\/p>\n Otra adici\u00f3n interesante, o probablemente una validaci\u00f3n, es la menci\u00f3n de \u00abAtom Darkmont\u00bb, que se espera que sea la arquitectura E-core para estos chips. Se espera que estos n\u00facleos sean un dise\u00f1o Skymont E-Core actualizado y la informaci\u00f3n anterior sugiere que Intel conservar\u00eda el n\u00famero de 288 n\u00facleos y 288 subprocesos que tambi\u00e9n obtendremos con los chips Sierra Forest, pero se basan en la arquitectura Crestmont E-Core con nombre en c\u00f3digo. Sierra Glen.<\/p>\n Si bien la informaci\u00f3n sobre la l\u00ednea Clearwater Forest es escasa por ahora, somos conscientes del hecho de que incluir\u00eda el proceso 18A de Intel, que se dice que aporta mejoras a la tecnolog\u00eda RibbonFET para ofrecer otro salto importante en el rendimiento de transistores y chips. Podr\u00edamos ver grandes saltos de rendimiento en los procesadores, sin embargo, dado que su lanzamiento est\u00e1 previsto para 2025, todav\u00eda tenemos que ver mucho m\u00e1s.<\/p>\n <\/p>\nFamilias de CPU Intel Xeon (preliminares):<\/h2>\n
\n\n
\n \nMarca familiar<\/th>\n R\u00e1pidos del diamante<\/th>\n Bosque de aguas claras<\/th>\n R\u00e1pidos de granito<\/th>\n Bosque Sierra<\/th>\n R\u00e1pidos Esmeralda<\/th>\n R\u00e1pidos de zafiro<\/th>\n Lago de Hielo-SP<\/th>\n Cooper Lake-SP<\/th>\n Lago Cascada-SP\/AP<\/th>\n Skylake-SP<\/th>\n<\/tr>\n<\/thead>\n \n Nodo de proceso<\/td>\n \u00bfIntel 20A?<\/td>\n Intel 18A<\/td>\n Intel 3<\/td>\n Intel 3<\/td>\n Intel 7<\/td>\n Intel 7<\/td>\n 10nm+<\/td>\n 14nm++<\/td>\n 14nm++<\/td>\n 14nm+<\/td>\n<\/tr>\n \n Nombre de la plataforma<\/td>\n Corriente de monta\u00f1a Intel
Corriente Intel Birch<\/td>\nCorriente de monta\u00f1a Intel
Corriente Intel Birch<\/td>\nCorriente de monta\u00f1a Intel
Corriente Intel Birch<\/td>\nCorriente de monta\u00f1a Intel
Corriente Intel Birch<\/td>\nCorriente Intel Eagle<\/td>\n Corriente Intel Eagle<\/td>\n Intel Whitley<\/td>\n Intel Isla del Cedro<\/td>\n Intel Purley<\/td>\n Intel Purley<\/td>\n<\/tr>\n \n Arquitectura central<\/td>\n \u00bfCala del Le\u00f3n?<\/td>\n Monte Oscuro<\/td>\n Cala de secuoya<\/td>\n Sierra Glen<\/td>\n Cala Rapaz<\/td>\n Cala Dorada<\/td>\n Cala soleada<\/td>\n Lago cascada<\/td>\n Lago cascada<\/td>\n Skylake<\/td>\n<\/tr>\n \n SKU de MCP (paquete multichip)<\/td>\n S\u00ed<\/td>\n Por determinar<\/td>\n S\u00ed<\/td>\n S\u00ed<\/td>\n S\u00ed<\/td>\n S\u00ed<\/td>\n No<\/td>\n No<\/td>\n S\u00ed<\/td>\n No<\/td>\n<\/tr>\n \n Enchufe<\/td>\n LGA 4677\/7529<\/td>\n LGA 4677\/7529<\/td>\n LGA 4677\/7529<\/td>\n LGA 4677\/7529<\/td>\n LGA 4677<\/td>\n LGA 4677<\/td>\n LGA 4189<\/td>\n LGA 4189<\/td>\n LGA 3647<\/td>\n LGA 3647<\/td>\n<\/tr>\n \n Recuento m\u00e1ximo de n\u00facleos<\/td>\n \u00bfHasta 144?<\/td>\n Hasta 288<\/td>\n \u00bfHasta 136?<\/td>\n Hasta 288<\/td>\n \u00bfHasta 64?<\/td>\n Hasta 56<\/td>\n Hasta 40<\/td>\n Hasta 28<\/td>\n Hasta 28<\/td>\n Hasta 28<\/td>\n<\/tr>\n \n N\u00famero m\u00e1ximo de hilos<\/td>\n \u00bfHasta 288?<\/td>\n Hasta 288<\/td>\n \u00bfHasta 272?<\/td>\n Hasta 288<\/td>\n Hasta 128<\/td>\n Hasta 112<\/td>\n Hasta 80<\/td>\n Hasta 56<\/td>\n Hasta 56<\/td>\n Hasta 56<\/td>\n<\/tr>\n \n Cach\u00e9 L3 m\u00e1x.<\/td>\n Por determinar<\/td>\n Por determinar<\/td>\n 480 MB L3<\/td>\n 108 MB L3<\/td>\n 320 MB L3<\/td>\n 105 MB L3<\/td>\n 60 MB L3<\/td>\n 38,5 MB L3<\/td>\n 38,5 MB L3<\/td>\n 38,5 MB L3<\/td>\n<\/tr>\n \n Soporte de memoria<\/td>\n \u00bfHasta 12 canales DDR6-7200?<\/td>\n Por determinar<\/td>\n Hasta 12 canales DDR5-6400<\/td>\n \u00bfHasta 8 canales DDR5-6400?<\/td>\n Hasta 8 canales DDR5-5600<\/td>\n Hasta 8 canales DDR5-4800<\/td>\n Hasta 8 canales DDR4-3200<\/td>\n Hasta 6 canales DDR4-3200<\/td>\n DDR4-2933 de 6 canales<\/td>\n DDR4-2666 de 6 canales<\/td>\n<\/tr>\n \n Soporte de generaci\u00f3n PCIe<\/td>\n \u00bfPCIe 6.0 (128 carriles)?<\/td>\n Por determinar<\/td>\n PCIe 5.0 (136 carriles)<\/td>\n PCIe 5.0 (carriles por determinar)<\/td>\n PCIe 5.0 (80 carriles)<\/td>\n PCIe 5.0 (80 carriles)<\/td>\n PCIe 4.0 (64 carriles)<\/td>\n PCIe 3.0 (48 carriles)<\/td>\n PCIe 3.0 (48 carriles)<\/td>\n PCIe 3.0 (48 carriles)<\/td>\n<\/tr>\n \n Rango TDP (PL1)<\/td>\n \u00bfHasta 500W?<\/td>\n Por determinar<\/td>\n Hasta 500W<\/td>\n Hasta 350W<\/td>\n Hasta 350W<\/td>\n Hasta 350W<\/td>\n 105-270W<\/td>\n 150W-250W<\/td>\n 165W-205W<\/td>\n 140W-205W<\/td>\n<\/tr>\n \n DIMM 3D Xpoint Optano<\/td>\n \u00bfPaso Donahue?<\/td>\n Por determinar<\/td>\n Paso Donahue<\/td>\n Por determinar<\/td>\n Paso del cuervo<\/td>\n Paso del cuervo<\/td>\n Paso de Barlow<\/td>\n Paso de Barlow<\/td>\n Pase Apache<\/td>\n N \/ A<\/td>\n<\/tr>\n \n Competencia<\/td>\n AMD EPYC Venecia<\/td>\n AMD EPYC Zen 5C<\/td>\n AMD EPYC Tur\u00edn<\/td>\n AMD EPYC B\u00e9rgamo<\/td>\n AMD EPYC G\u00e9nova ~5 nm<\/td>\n AMD EPYC G\u00e9nova ~5 nm<\/td>\n AMD EPYC Mil\u00e1n 7 nm+<\/td>\n AMD EPYC Roma 7 nm<\/td>\n AMD EPYC Roma 7 nm<\/td>\n AMD EPYC N\u00e1poles 14nm<\/td>\n<\/tr>\n \n Lanzamiento<\/td>\n 2025?<\/td>\n 2025<\/td>\n 2024<\/td>\n 2024<\/td>\n 2023<\/td>\n 2022<\/td>\n 2021<\/td>\n 2020<\/td>\n 2018<\/td>\n 2017<\/td>\n<\/tr>\n<\/tbody>\n<\/table>\n