AMD tiene oficialmente confirmado la presentación de sus CPU EPYC de cuarta generación con nombre en código Génova el 10 de noviembre.
AMD lanza CPU EPYC Genoa de cuarta generación el 10 de noviembre, el dominio del servidor continúa
La línea AMD Zen 4 se dividirá en tres familias, Zen 4 estándar para EPYC Genoa, Compute Density-Optimized Zen 4C para EPYC Bergamo y Zen 4 V-Cache con caché optimizado dentro de la serie EPYC Genoa-X. Además, la línea contará con una oferta de servidor de nivel de entrada y costo optimizado conocida como EPYC Siena que contará con los mismos núcleos Zen 4 pero en una plataforma completamente nueva conocida como SP6 que una vez más se centrará en optimizar el TCO en comparación con SP5. La alineación tendrá la marca de la familia EPYC 8004. Ya cubrimos las especificaciones iniciales para la familia de servidores Zen 4 aquí.
Únase a nosotros en línea el 10 de noviembre a las 10 a. m. (hora del Pacífico) para ver la presentación de nuestros procesadores de servidor de última generación. #AMD #JuntosAvanzamos #centros de datos
-AMD (@AMD) 24 de octubre de 2022
Hoy, AMD (NASDAQ: AMD) anunció «juntos avanzamos_centros de datos», un evento en persona y transmitido en vivo para presentar la próxima generación de procesadores de centro de datos AMD EPYC. Los ejecutivos de AMD, junto con otros socios clave del ecosistema, presentarán detalles sobre el procesador y las soluciones del centro de datos de próxima generación.
a través de AMD
Línea de CPU de servidor AMD EPYC Genoa «Zen 4»
La línea estándar de Zen 4 contará con hasta 12 CCD, 96 núcleos y 192 subprocesos. Cada CCD vendrá con 32 MB de caché L3 y 1 MB de caché L2 por núcleo. Las CPU EPYC 9004 incluirán las instrucciones más recientes, como BFLOAT16, VNNU, AVX-512 (ruta de datos de 256b), memoria direccionable de 57b/52b y un IOD actualizado con una arquitectura interna AMD Gen3 Infinity Fabric con mayor ancho de banda (muerte a -mueren interconectados).
La plataforma contará con soporte para 12 canales DDR5 con soporte DIMM de hasta 4800 Mbps e incluirá opciones para intercalado 2,4,6,8,10,12. Tanto RDIMM como 3DS RDIMM serán compatibles con 2 DIMM por canal para hasta 6 TB/capacidades por socket (usando 256 GB 3DS RDIMM). Habrá 160 carriles Gen 5 disponibles en la plataforma 2P, 12 carriles PCIe Gen 3 (8 carriles en 1P), 32 carriles SATA y 64 carriles IO compatibles con CXL 1.1+ con bifurcaciones hasta x4 y SDCI (inyección inteligente de caché de datos) .
Especificaciones ‘preliminares’ de SKU de CPU AMD EPYC 9000 Genoa:
| Nombre de la CPU | Arquitectura | Familia | CCD totales | Núcleos / Hilos | Caché L3 | Relojes base/máx. | TDP | Posicionamiento de la CPU |
|---|---|---|---|---|---|---|---|---|
| EPYC 9754 | Zen 4C de 4nm | Bérgamo | 8 | 128/256 | 256 MB | 2,05-3,20 GHz | 360W (320-400W) | Densidad optimizada |
| EPYC 9734 | Zen 4C de 4nm | Bérgamo | 8 | 112/224 | 256 MB | 2,00 – 3,20 GHz | 320W (320-400W) | Densidad optimizada |
| EPYC 9684X | Caché V Zen 4 de 5 nm | Génova-X | 12 | 96/192 | 1152 MB | Por determinar | 400W | Caché optimizado |
| EPYC 9384X | Caché V Zen 4 de 5 nm | Génova-X | 4-8 | 32/64 | 384-768 MB | Por determinar | 320W | Caché optimizado |
| EPYC 9284X | Caché V Zen 4 de 5 nm | Génova-X | 4-8 | 24/48 | 384-768 MB | Por determinar | 320W | Caché optimizado |
| EPYC 9184X | Caché V Zen 4 de 5 nm | Génova-X | 4-8 | 16/32 | 384-768 MB | Por determinar | 320W | Caché optimizado |
| EPYC 9664 | Zen 4 de 5nm | Génova | 12 | 96/192 | 384 MB | 2,25-3,80 GHz | 400W (320-400W) | Densidad optimizada |
| EPYC 9654P | Zen 4 de 5nm | Génova | 12 | 96/192 | 384 MB | 2,05 -3,70 GHz | 360W (320-400W) | Densidad optimizada (socket único) |
| EPYC 9654 | Zen 4 de 5nm | Génova | 12 | 96/192 | 384 MB | 2,05 – 3,70 GHz | 360W (320-400W) | Densidad optimizada |
| EPYC 9634 | Zen 4 de 5nm | Génova | 8 | 84/168 | 384 MB | 2,00-3,70 GHz | 290W (320-400W) | Densidad optimizada |
| EPYC 9554P | Zen 4 de 5nm | Génova | 8 | 64/128 | 256 MB | 2,70-3,70 GHz | 360W (320-400W) | Densidad + Frecuencia |
| EPYC 9554 | Zen 4 de 5nm | Génova | 8 | 64/128 | 256 MB | 2,70-3,70 GHz | 360W (320-400W) | Densidad + Frecuencia |
| EPYC 9534 | Zen 4 de 5nm | Génova | 8 | 64/128 | 256 MB | 2,30 – 3,70 GHz | 280W (240-280W) | Equilibrado |
| EPYC 9454P | Zen 4 de 5nm | Génova | 8 | 48/96 | 256 MB | 2,25 – 3,70 GHz | 280W (240-280W) | Equilibrado |
| EPYC 9454 | Zen 4 de 5nm | Génova | 8 | 48/96 | 256 MB | 2,25 – 3,70 GHz | 280W (240-280W) | Equilibrado |
| EPYC 9354P | Zen 4 de 5nm | Génova | 8 | 32/64 | 256 MB | 2,75-3,70 GHz | 280W (240-280W) | Fuerza del núcleo |
| EPYC 9354 | Zen 4 de 5nm | Génova | 8 | 32/64 | 256 MB | 2,75-3,70 GHz | 280W (240-280W) | Fuerza del núcleo |
| EPYC 9334 | Zen 4 de 5nm | Génova | 4 | 32/64 | 128 MB | 2,50-3,70 GHz | 210W (200-240W) | Equilibrado |
| EPYC 9254 | Zen 4 de 5nm | Génova | 4 | 24/48 | 128 MB | 2,40-3,70 GHz | 200W (200-240W) | Equilibrado |
| EPYC 9224 | Zen 4 de 5nm | Génova | 4 | 24/48 | 64 MB | 2,15-3,70 GHz | 200W (200-240W) | Costo optimizado |
| EPYC 9124 | Zen 4 de 5nm | Génova | 4 | 16/32 | 64 MB | 2,60-3,70 GHz | 200W (200-240W) | Costo optimizado |
| EPYC 9474F | Zen 4 de 5nm | Génova | 8 | 48/96 | 256 MB | 3,60-4,00 GHz+ | 360W (320-400W) | Frecuencia optimizada |
| EPYC 9374F | Zen 4 de 5nm | Génova | 8 | 32/64 | 256 MB | 3,40-4,00 GHz+ | 320W (320-400W) | Frecuencia optimizada |
| EPYC 9274F | Zen 4 de 5nm | Génova | 8 | 24/48 | 256 MB | 3,30-4,00 GHz+ | 320W (320-400W) | Frecuencia optimizada |
| EPYC 9174F | Zen 4 de 5nm | Génova | 8 | 16/32 | 256 MB | 3,20-4,00 GHz+ | 320W (320-400W) | Frecuencia optimizada |
La línea de CPU EPYC 9000 «Genoa» de AMD para servidores ofrecerá una gran mejora en el rendimiento. Ya hemos visto una configuración parcial de 128 núcleos/256 subprocesos que derrotó a todos los chips de servidor de la generación actual, por lo que una configuración de doble socket de 192 núcleos y 384 subprocesos seguramente romperá algunos récords mundiales. Se espera que la línea de CPU AMD EPYC 9000 Genoa ingrese a los servidores a fines de este año y estará muy por delante de la línea Sapphire Rapids-SP Xeon de Intel, que se retrasará hasta principios de 2023.