Un misterioso prototipo de procesador Intel Cannon Lake ha aparecido en la naturaleza, con hasta tres chipsets. Fuga de hardware yuuki_ans (se abre en una pestaña nueva) compartió las imágenes en Twitter y el experto en CPU SkyJuice60 (se abre en una pestaña nueva) detalló la función del tercer dado.
Según se informa, el tercer chiplet sirve como regulador de voltaje integrado (IVR) de la CPU, una característica que se originó con la arquitectura de CPU de cuarta generación Haswell (y Devil’s Canyon) de Intel hace varios años. Pero la implementación de Cannon se conoce como un regulador de voltaje integrado de múltiples chips (McIVR) debido a la matriz adicional.
IVR debutó por primera vez en la arquitectura Haswell de cuarta generación de Intel en 2013. IVR cambió la forma en que la placa base y el procesador manejaban la entrega de energía. Transfirió la regulación de voltaje de la CPU directamente a la matriz de la CPU desde la placa base.
Intel dijo que esto simplificó en gran medida el diseño de suministro de energía de la plataforma Haswell, con IVR pudiendo reemplazar cinco reguladores de voltaje en la placa base a solo uno dentro de la CPU. Otro beneficio de este diseño incluye un control de voltaje de grano más fino para el procesador. Pero al final, Intel canceló IVR en todas las arquitecturas de escritorio principales después de los chips Broadwell de quinta generación por razones desconocidas. Sin embargo, creemos que su remoción estuvo relacionada con problemas térmicos y restricciones de tamaño del troquel. No obstante, IVR reapareció en otras arquitecturas después de Haswell, incluidas algunas arquitecturas móviles y la arquitectura Skylake-X HEDT de Intel.
Parecería que Intel también tenía planes para integrar IVR en sus procesadores móviles Cannon Lake, siendo este prototipo la prueba de la idea. Pero lo que hace que IVR sea único en Cannon Lake es su implementación de múltiples chips.
El enfoque tiene mucho sentido desde la perspectiva de Intel y podría mejorar significativamente el margen de voltaje del chip y las limitaciones de temperatura. Los diseños anteriores de IVR, particularmente en Haswell, hacían que el chip se calentara más, ya que el enfriador de la CPU ahora tenía que lidiar con el calor del regulador de voltaje y los núcleos de la CPU, los gráficos integrados y la memoria caché de la CPU combinados.
No fue un gran problema para los usuarios habituales, pero se volvió problemático con muchas máquinas de overlock que tenían limitaciones de temperatura en lugar de limitaciones de voltaje en los enfriadores de aire de rango medio.
En un chip móvil, la situación es muy similar a las overlockers. Los enfriadores de CPU en las computadoras portátiles son mucho más pequeños que los enfriadores de escritorio y, como resultado, desea la mayor eficiencia térmica posible de la CPU. Mover el IVR a un troquel separado haría exactamente eso y dispersaría el calor a un área diferente, lo que permitiría que el enfriador de la CPU maneje la transferencia de calor de manera más efectiva.
Es una pena que este diseño de triple chiplet nunca haya salido al mercado. Cannon Lake fue una de las peores, si no la peor, arquitectura de Intel jamás lanzada, con una implementación horrible del primer proceso de 10 nm de Intel (ahora renombrado como Intel 7), menos de dos años de soporte y solo una CPU compatible con la arquitectura.