Se han filtrado nuevos rumores sobre la familia de CPU EPYC Zen 5 y Zen 5C de AMD, cuyo nombre en código es Turín, que apuntan a hasta 16 CCD y 192 núcleos.
AMD ofrecerá hasta 192 núcleos con CPU EPYC de última generación: Turin con 16 CCD Zen 5, Turin-Dense con 12 CCD Zen 5C y Turin-X con 1,5 GB de caché L3
Los últimos rumores provienen del filtrador de Weibo, 剧毒术士马文, que parece haber adquirido una hoja de ruta interna de AMD que revela varios diseños Turín de próxima generación basados en la arquitectura central Zen 5 y Zen 5C. Moore’s Law is Dead ya había hablado de la mayor parte de esta información, pero podemos aprender algunos detalles más, como los recuentos máximos de caché y las configuraciones de CCD.
AMD EPYC Turin y Turn-X con Zen 5: hasta 128 núcleos, proceso de 4 nm
Comenzando con la primera familia, tenemos AMD EPYC Turin (Classic) que mantendrá el diseño de chiplet y albergará hasta 128 núcleos, 256 subprocesos y TDP de hasta 500 W que se pueden configurar en ciertos SKU hasta 600 W (como revelado en la filtración de Gigabyte de hoy). En una filtración anterior, se demostró que los chips EPYC Turin contarían con el mismo caché L2 y L3 que Zen 4 con una pequeña actualización del caché L1.
Dado que estos chips están empaquetados en un nodo de proceso de 4nm, eso conducirá a un área de troquel más pequeña por núcleo, lo que permitirá a AMD incluir hasta 16 CCD dentro del mismo paquete que conserva su compatibilidad de socket con las plataformas SP5.
Continuando, tenemos los chips AMD EPYC Turin-X que estarán equipados con 3D V-Cache. Estos chips conservarán los 64 MB de 3D V-Cache por CCD, lo que suma un total de 1024 MB en los 16 CCD y 512 MB de caché L3 estándar. Con un total de hasta 1536 MB o 1,5 GB de caché L3. Si combinamos el caché L2, que es de 1 MB por núcleo o 128 MB en total, eso aumenta a 1664 MB de caché total, que aún no incluye el caché L1. Eso es un caché 33% más alto en comparación con la próxima familia de CPU Genoa-X.
AMD EPYC Turin Dense y Turin AI con Zen 5C: hasta 192 núcleos, proceso de 3 nm
Pasando al lado Zen 5C de las cosas, primero tenemos los chips AMD EPYC Turin Dense que sucederán a Bergamo. Turin Dense no es un nombre oficial por ahora, pero se espera que utilice los núcleos Zen 5C de 3 nm en hasta 192 SKU de núcleo. Estos chips contarán con TDP de hasta 500 W, pero lo más interesante es que se espera que lleguen a la producción antes que los chips Turín estándar. MLID afirma que esto se debe a que AMD aceleró las cosas para competir directamente contra los chips de núcleo Sierra Forest 144 de Intel, que también se esperan casi al mismo tiempo en la primera mitad de 2024.
Las configuraciones generales son similares a las siguientes:
- AMD EPYC Turín-Classic – 16 CCD Zen 5 / 128 núcleos / 256 subprocesos / 512 MB de caché L3
- AMD EPYC Turín-Dense – 12 CCD Zen 5C / 192 núcleos / 384 subprocesos / 384 MB de caché L3
- AMD EPYC Turín-X 3D – 16 CCD Zen 5 / 128 núcleos / 256 subprocesos / 1536 MB de caché L3
Se esperan las primeras CPU Zen 5 de AMD para el próximo año y la compañía ya reveló los procesadores de consumo Ryzen 8000 para un lanzamiento en 2024. Las primeras CPU EPYC Turin también deberían aparecer el próximo año y podemos ver las variantes Dense y «X» el año siguiente.
Familias de CPU AMD EPYC:
Apellido | AMD EPYC Venecia | AMD EPYC Turín-Dense | AMD EPYC Turín-X | AMD EPYC Turín | AMD EPYC Siena | AMD EPYC Bérgamo | AMD EPYC Génova-X | AMD EPYC Génova | AMD EPYC Milán-X | AMD EPYC Milán | AMD EPYC Roma | AMD EPYC Nápoles |
---|---|---|---|---|---|---|---|---|---|---|---|---|
Marca familiar | EPYC 11K? | EPYC 10K? | EPYC 10K? | EPYC 10K? | EPYC 8004 | EPYC 9004 | EPYC 9004 | EPYC 9004 | EPYC7004 | EPYC7003 | EPYC7002 | EPYC7001 |
Lanzamiento familiar | 2025+ | 2025? | 2025? | 2024 | 2023 | 2023 | 2023 | 2022 | 2022 | 2021 | 2019 | 2017 |
Arquitectura de CPU | Zen 6? | Zen 5C | Zen5 | Zen5 | Zen 4 | Zen 4C | Zen 4 V-caché | Zen 4 | Zen 3 | Zen 3 | Zen 2 | Zen 1 |
Nodo de proceso | Por determinar | ¿TSMC de 3nm? | TSMC de 4nm | TSMC de 4nm | TSMC de 5nm | TSMC de 4nm | TSMC de 5nm | TSMC de 5nm | TSMC de 7nm | TSMC de 7nm | TSMC de 7nm | globo de 14nm |
Nombre de la plataforma | Por determinar | SP5 | SP5 | SP5 / SP6 | SP6 | SP5 | SP5 | SP5 | SP3 | SP3 | SP3 | SP3 |
Enchufe | Por determinar | LGA 6096 (SP5) | LGA 6096 (SP5) | LGA 6096 (SP5) LGA XXXX (SP6) |
LGA 4844 | LGA 6096 | LGA 6096 | LGA 6096 | LGA 4094 | LGA 4094 | LGA 4094 | LGA 4094 |
Recuento máximo de núcleos | 384? | 192 | 128 | 128 | 64 | 128 | 96 | 96 | 64 | 64 | 64 | 32 |
Cantidad máxima de hilos | 768? | 384 | 256 | 256 | 128 | 256 | 192 | 192 | 128 | 128 | 128 | 64 |
Caché L3 máx. | Por determinar | 384 MB | 1536 megabytes | 384 MB | 256 MB | 256 MB | 1152 MB | 384 MB | 768 megabytes | 256 MB | 256 MB | 64 MB |
Diseño de chiplet | Por determinar | 12 CCD (1CCX por CCD) + 1 IOD | 16 CCD (1CCX por CCD) + 1 IOD | 16 CCD (1CCX por CCD) + 1 IOD | 8 CCD (1CCX por CCD) + 1 IOD | 12 CCD (1 CCX por CCD) + 1 IOD | 12 CCD (1 CCX por CCD) + 1 IOD | 12 CCD (1 CCX por CCD) + 1 IOD | 8 CCD con 3D V-Cache (1 CCX por CCD) + 1 IOD | 8 CCD (1 CCX por CCD) + 1 IOD | 8 CCD (2 CCX por CCD) + 1 IOD | 4 CCD (2 CCX por CCD) |
Soporte de memoria | Por determinar | DDR5-6000? | DDR5-6000? | DDR5-6000? | DDR5-5200 | DDR5-5600 | DDR5-4800 | DDR5-4800 | DDR4-3200 | DDR4-3200 | DDR4-3200 | DDR4-2666 |
Canales de memoria | Por determinar | 12 canales (SP5) | 12 canales (SP5) | 12 canales (SP5) 6 canales (SP6) |
6 canales | 12 canales | 12 canales | 12 canales | 8 canales | 8 canales | 8 canales | 8 canales |
Compatibilidad con la generación PCIe | Por determinar | Por determinar | Por determinar | Por determinar | 96 Generación 5 | 128 Generación 5 | 128 Generación 5 | 128 Generación 5 | 128 Gen 4 | 128 Gen 4 | 128 Gen 4 | 64 Generación 3 |
TDP (máx.) | Por determinar | 480 W (cTDP 600 W) | 480 W (cTDP 600 W) | 480 W (cTDP 600 W) | 70-225W | 320W (cTDP 400W) | 400W | 400W | 280W | 280W | 280W | 200W |
Fuente de noticias: HXL (@9550pro)