No es raro que los procesadores del servidor admitan instrucciones que no son compatibles con las CPU del cliente. Pero parece que los procesadores Arrow Lake S para computadoras de escritorio admitirán instrucciones que no serán compatibles con las CPU Arrow Lake para computadoras portátiles, como lo notó @InstLatX64.
Resulta que los procesadores Arrow Lake en el paquete LGA1851 admitirán instrucciones como AVX-VNNI-INT16, SHA512, SM3 y SM4. Además, la CPU admitirá una función de registro de eventos LBR. Las razones exactas por las que Intel decidió no implementar estas características en partes móviles no están claras, pero es posible que la compañía no haya podido agregar soporte porque los núcleos x86 de consumo ultrabajo en el SoC no admiten estas instrucciones y, por lo tanto, no lo harán. También se habilitará en el chip de cálculo.
Mientras tanto, es posible que las nuevas instrucciones no aparezcan en las partes móviles. AVX-VNNI-INT16 de Intel son instrucciones de red neuronal vectorial con tipos de datos enteros de 16 bits diseñadas específicamente para acelerar la red neuronal convolucional (CNN) y las cargas de trabajo de aprendizaje profundo, lo que debería ser bastante útil para aplicaciones de IA generativa.
En cuanto a otras instrucciones, SHA512, SM3 y SM4 son tecnologías criptográficas destinadas a acelerar los algoritmos apropiados y, dado que siempre existen preocupaciones de seguridad, estas adiciones también serán bienvenidas. Sin embargo, cabe señalar que SM3 y SM4 se utilizan principalmente en China.
En lo que respecta a la función Last Branch Record (LBR) de Intel, se trata de una función de depuración y ajuste del rendimiento compatible con algunos de sus procesadores. LBR mantiene un registro de las ramas ejecutadas recientemente por el procesador, incluidas las direcciones de la rama y las instrucciones de destino. Esta información ayuda a los desarrolladores a comprender el flujo de ejecución del programa, identificar cuellos de botella en el rendimiento y analizar ataques de canal lateral de ejecución especulativa como Spectre y Meltdown.
Aunque es posible que las CPU móviles Arrow Lake no admitan estas instrucciones admitidas por las versiones de escritorio de estos procesadores, es probable que eventualmente los procesadores móviles de Intel voluntad obtenga soporte para cosas como AVX-VNNI-INT16, SHA512, SM3 y SM4, después de que más fabricantes de software comiencen a usarlos.