En una publicación de blog reciente, Intel hizo algunas afirmaciones audaces sobre su nueva tecnología PowerVia y cómo se ha desempeñado en los chips de prueba basados en Meteor Lake, brindando un aumento de más del 5% en las velocidades de reloj. Según Ben Sell de Intel, vicepresidente. de desarrollo tecnológico, que pone a PowerVia en camino para su entrega el próximo año junto con el nodo de proceso Intel 20A.
PowerVia representa una nueva forma de crear procesadores, intercalando efectivamente los transistores en el medio del chip, con las interconexiones con el mundo exterior en el frente y el cableado de alimentación en la parte posterior. Esta llamada entrega de energía trasera es un gran cambio en la fabricación de semiconductores y, a la vez, simplifica, complica y alivia los problemas con la reducción constante de transistores y procesadores.
PowerVia se muestreará por primera vez en la próxima generación de procesadores Intel Arrow Lake (presumiblemente 15th Gen Core) que se espera para 2024 en el proceso de producción Intel 20A. Pero para acelerar el proceso de desarrollo, se desvinculó del diseño del propio nodo de proceso 20A.
De hecho, Intel ha demostrado los beneficios funcionales de la tecnología en un «chip de prueba de Frankenstein» llamado Blue Sky Creek. En realidad, es un chip basado en Meteor Lake que utiliza el núcleo eficiente de la próxima generación, basado en el proceso Intel 4, pero que incorpora la tecnología PowerVia.
Solo por la adición de la entrega de energía en la parte trasera, Intel afirma que ha logrado agregar más del 5% de mejora de frecuencia al chip de prueba. Si tomamos la velocidad de reloj de los E-cores de Raptor Lake como punto de partida, eso significaría un cambio de 4,3 GHz a 4,5 GHz solo por cambiar el lugar donde van las interconexiones y el cableado de alimentación.
Tradicionalmente, los chips se construyen como pizzas (palabra de Intel, no mía), con los transistores centrales en la parte inferior y todo lo demás en capas en la parte superior, con la alimentación y otras interconexiones en la capa final. Luego se voltea y se mete en un paquete que se encuentra en el zócalo de la placa base para mantener su conexión con el mundo exterior.
Con la entrega de energía trasera, y por lo tanto en PowerVia de Intel, es más como un sándwich. Con los transistores en el medio, la capa de interconexión en la parte superior y las conexiones de alimentación en la parte posterior detrás de los transistores.
Esa es una simplificación excesiva drástica de lo que Intel ha hecho con PowerVia, pero en realidad lo que significa es que hay más espacio para usar conexiones más grandes con una mayor distancia entre ellas. A medida que los transistores siguen reduciéndose y más de ellos se atascan en un chip, la masa de energía y el cableado de interconexión en capas sobre el chip de pizza significa que la interferencia, la energía y las señales se desvanecen en el caos.
La simplificación inherente a la separación de las cosas es tanto un beneficio para la energía como para las interconexiones; “Obtiene una mejor entrega de energía y obtiene un mejor cableado de señal”, dice Sell.
Intel no es el único que hace esto; la entrega de energía trasera es algo que todos los fabricantes de chips están analizando a medida que los nodos se hacen más pequeños. Pero Intel afirma que con PowerVia en línea junto con su tecnología RibbonFET (o gate all-around) en su proceso 20A, eso pondrá a la competencia «aproximadamente dos años atrás» en lo que respecta a la entrega de energía trasera.