Intel presentó su primer tejido fotónico directo de malla a malla en la conferencia de chips Hot Chips 2023, destacando su progreso hacia un futuro de interconexiones ópticas de chip a chip que también son defendidas por empresas como Nvidia y Ayar Labs. Sin embargo, el chip de ocho núcleos y 528 subprocesos que Intel utilizó para la demostración se robó la atención debido a su arquitectura única que cuenta con 66 subprocesos por núcleo para permitir hasta 1 TB/s de rendimiento de datos. Sorprendentemente, el chip consume solo 75 W de energía, y aproximadamente el 60 % de la energía es utilizada por las interconexiones ópticas, pero el diseño podría eventualmente permitir que sistemas con dos millones de núcleos se conecten directamente con una latencia inferior a 400 ns.
El chip PUMA (Arquitectura de memoria unificada programable) de Intel es parte del programa DARPA HIVE que se enfoca en mejorar el rendimiento en trabajos de análisis de gráficos a escala de petabytes para desbloquear una mejora de 1000 veces en el rendimiento por vatio en cargas de trabajo muy dispersas.
Sorprendentemente para una empresa centrada en x86 como Intel, el chip de prueba utiliza una arquitectura RISC personalizada para un rendimiento optimizado en cargas de trabajo de análisis de gráficos, lo que ofrece una mejora de 8 veces en el rendimiento de un solo subproceso. El chip también se crea utilizando el proceso de 7 nm de TSMC, no los nodos internos de Intel.
Imagen 1 de 8
Después de caracterizar las cargas de trabajo objetivo, Intel concluyó que necesitaba diseñar una arquitectura que resolviera los desafíos asociados con el estrés extremo en el subsistema de memoria, canalizaciones profundas, predictores de bifurcación y lógica desordenada creada por la carga de trabajo.
El núcleo personalizado de Intel emplea un paralelismo extremo con una suma de 66 subprocesos de hardware para cada uno de los ocho núcleos, grandes cachés de datos e instrucciones L1 y 4 MB de memoria SRAM por núcleo. El chip de ocho núcleos cuenta con 32 puertos de E/S ópticas que funcionan a 32 GB/s/dir cada uno, lo que totaliza 1 TB/s de ancho de banda total. Los chips se instalan en un trineo de servidor OCP de ocho zócalos, que ofrece hasta 16 TB/s de rendimiento óptico total para el sistema, y cada chip se alimenta con 32 GB de DRAM DDR5-4000 personalizada.
Intel fabricó el chip en el proceso de 7 nm de TSMC con 27,6 mil millones de transistores que abarcan una matriz de 316 mm ^ 2. Los ocho núcleos, que consumen 1.200 millones de transistores, se encuentran en el centro del chip, flanqueados por ocho controladores de memoria personalizados con una granularidad de acceso de 8 bytes. Los enrutadores de comunicación pueblan el centro «vacío» del chip.
El chip también cuenta con cuatro chiplets de E/S ópticas de ocho canales de alta velocidad, dos en la parte superior e inferior del chip, que conectan las señales eléctricas internas con las interconexiones ópticas externas. Estas unidades están conectadas a través del paquete EMIB de Intel y utilizan el protocolo AIB. El chip también tiene una conexión PCIe 4.0 x8 para comunicarse con el sistema host.
Mover la increíble cantidad de datos generados por 528 subprocesos alrededor del chip requiere una interconexión optimizada, por lo que Intel diseñó una malla 2D en el chip con 16 enrutadores para mezclar datos entre los núcleos, los controladores de memoria y las interconexiones de fotónica de silicio (ocho enrutadores están integrados en los núcleos de la CPU, mientras que seis enrutadores están dedicados exclusivamente al movimiento de datos).
Como puede ver en el álbum anterior, los conectores fotónicos están integrados en el paquete del chip y cuelgan de los lados del chip para conectarse externamente a otros chips. El chip está conectado a una red óptica externa ‘HyperX’ que proporciona conexiones universales para los núcleos de procesamiento individuales. Esta increíble red permite conectar directamente hasta dos millones de núcleos con una latencia inferior a 400 ns.
Imagen 1 de 5
El resultado final es impresionante: el chip consume apenas 75 W, de los cuales el 59 % se dedica a la fotónica de silicio y el 21 % a los núcleos. Intel afirma que el rendimiento mejorado de la red óptica permite una escala de rendimiento lineal casi perfecta de uno a 1000 núcleos.
La promesa de las interconexiones ópticas ha impulsado una cantidad cada vez mayor de investigación a medida que la industria mira hacia futuros métodos de transporte de datos que ofrezcan características superiores de ancho de banda, latencia y consumo de energía en comparación con las técnicas tradicionales de comunicación de chip a chip. Si bien los principales despliegues de interconexiones de chips ópticos siguen en el horizonte, las implementaciones especializadas, como las defendidas por Intel, Nvidia y Ayar Labs, están a punto de estar listas para despliegues a gran escala en un futuro próximo.