Dado que los estándares PCIe están experimentando actualizaciones masivas, las preocupaciones por la temperatura se han asociado con las velocidades de transferencia cada vez mayores que se esperan en los próximos estándares como PCIe 6.0 y PCIe 7.0, pero Intel ha ideado una solución única.
Para combatir las altas temperaturas dentro de los enlaces PCIe 6.0 y PCIe 7.0 de próxima generación, Intel presentó un mecanismo de enfriamiento único que implica control de aceleración PCIe
En una nueva actualización del controlador de Linux, Intel decidió abordar las limitaciones de temperatura asociadas con los estándares PCIe modernos, como PCIe Gen 6.0 y PCIe 7.0. Dado que no es posible montar una solución de refrigeración activa en la interfaz PCIe, la actualización más reciente del controlador reduce las velocidades del enlace PCIe en caso de altas temperaturas. A esto se le puede llamar limitación térmica hasta cierto punto, pero en este caso es para carriles PCIe.
Esta serie agrega un controlador de ancho de banda PCIe (bwctrl) y un controlador de enfriamiento PCIe asociado al lado del núcleo térmico para limitar la velocidad del enlace PCIe por razones térmicas. El controlador de ancho de banda PCIe es un controlador de servicio de puerto de bus PCI express. Se crea un dispositivo de enfriamiento para cada puerto que encuentra el controlador de servicio si admite cambios de velocidad.
Esta serie solo agrega soporte para controlar la velocidad del enlace PCIe. Controlar el ancho del enlace PCIe también puede ser útil, pero AFAIK, no existe ningún mecanismo para eso hasta PCIe 6.0 (L0p), por lo que esta serie no agrega la limitación del ancho del enlace.
– Ingeniero de Intel Ilpo Järvinen
El controlador asocia un «dispositivo de refrigeración» a cada enlace PCIe, a través del cual es posible manipular la velocidad. En escenarios donde las temperaturas están fuera del rango, este dispositivo reduce las velocidades de transferencia para el enlace PCIe respectivo, garantizando en última instancia la funcionalidad. Es importante tener en cuenta que esta implementación no está asociada con los estándares PCIe modernos, pero está previsto que se utilice para estándares posteriores, como PCIe Gen 6.0, PCIe Gen 7.0 y posteriores.
Bueno, esta solución parece efectiva, pero puede haber problemas de rendimiento asociados con ella. Sin embargo, aún queda un largo camino por recorrer antes de que esta técnica entre en implementación; por lo tanto, no hay nada de qué preocuparse por ahora. Es posible que también veamos algún mecanismo de disipación de calor a nivel de hardware para futuras interfaces PCIe si el problema de temperatura persiste en un nivel más amplio.
PCI-SIG reveló recientemente las especificaciones para PCIe 7.0, que se espera que se lance en 2025 y debería verse adoptado en el mercado en 2027-2028 (los servidores primero). El nuevo estándar ofrecerá hasta 512 GB/s de ancho de banda y una velocidad de bits sin procesar de 128 GT/s, duplicando la velocidad de PCIe 6.0 y cuadriplicando la velocidad de PCIe 5.0. A medida que aumentan las velocidades de transferencia, podemos esperar que se implementen nuevos mecanismos de aceleración para evitar el sobrecalentamiento a través de estos canales.
Fuente de noticias: Phoronix