Intel y TSMC están listos para revelar sus avances en transistores de efecto de campo complementarios (CFET) apilados verticalmente en la próxima conferencia de la Reunión Internacional de Dispositivos Electrónicos (IEDM), informa eeNewsEurope. Los CFET están llamados a suceder a los transistores GAA (que todavía tienen que apoderarse del mercado), probablemente en algún momento de la próxima década.
El concepto de CFET, que implica superponer transistores de tipo n y p, fue introducido inicialmente por el instituto de investigación IMEC en 2018. Si bien la mayoría de los primeros estudios surgieron de círculos académicos, empresas comerciales como Intel y TSMC ahora se han aventurado en este arena y están explorando activamente este tipo de transistor de próxima generación.
Intel
Los investigadores de Intel han construido un CFET 3D monolítico, que incorpora tres nanocintas n-FET superpuestas sobre tres nanocintas p-FET, manteniendo un espacio vertical de 30 nm. La presentación de Intel titulada «Demostración de un inversor CMOS apilado con paso de puerta de 60 nm con alimentación a través de contactos directos del dispositivo trasero» describirá circuitos de prueba de inversores funcionales que utilizan CFET en un paso de puerta de 60 nm. Este diseño también presenta epitaxia de fuente-drenaje dual en capas verticales y pilas de compuertas metálicas gemelas, además de incorporar la entrega de energía trasera PowerVia de la compañía.
TSMC
Para no quedarse atrás por su rival, TSMC discutirá su método CFET práctico, diseñado para tecnología lógica y con un paso de puerta de 48 nm. El diseño de la fundición acentúa los transistores de nanohojas de tipo n en capas colocados sobre sus contrapartes de tipo p, con una notable relación de corriente de encendido/apagado que abarca seis órdenes de magnitud.
Los transistores de TSMC han demostrado su durabilidad y más del 90% superaron las pruebas con éxito, según la compañía. Si bien la compañía admite que hay más funciones que asimilar para aprovechar al máximo las capacidades de la tecnología CFET, el trabajo en curso representa un paso fundamental hacia este objetivo.
Transistor de próxima generación
Los CFET introducen un cambio notable en el diseño de los transistores, ya que su apilamiento vertical permite que dos transistores quepan en el espacio de uno, aumentando así la densidad de transistores en un chip. Este diseño no sólo allana el camino para una mayor eficiencia del espacio, sino que también promueve un diseño de circuito lógico CMOS más optimizado, lo que facilita una mayor eficiencia del diseño.
Además, la estructura inherente de los CFET puede conducir a una reducción de los efectos parásitos, ofreciendo mejoras potenciales en el rendimiento y la eficiencia energética. Sus capacidades de diseño adaptable, como la capacidad de equilibrar las variaciones de canal NMOS y PMOS, combinadas con innovaciones como la entrega de energía trasera, agilizan aún más el proceso de fabricación, lo que convierte a los CFET en un desarrollo prometedor en el ámbito de la tecnología de transistores.
Los esfuerzos de Intel y TSMC destacan la importancia de la tecnología CFET para el futuro de la industria de los semiconductores.