La red de entrega de energía trasera (BS PDN) para chips de próxima generación es una ventaja bien conocida y ampliamente discutida de la tecnología de procesos futuros. Si bien Intel y TSMC han hablado sobre BSPDN durante un tiempo, Samsung recientemente compartió detalles sobre sus experimentos de suministro de energía en la parte trasera. Parece que la compañía espera ventajas bastante notables de esta innovación.
En un documento presentado en el Simposio VLSI a fines de junio, Samsung Electronics informó que la aplicación de una red de suministro de energía en la parte trasera resultó en una reducción del 14,8 % en el área de un procesador no revelado en comparación con la PDN frontal tradicional, informa The Elec (a través de @harukaze5719). Mientras tanto, el documento destacó específicamente dos circuitos Arm, donde observaron reducciones de área de 10,6% y 19%, respectivamente. Una reducción del 10 % al 19 % del área del troquel es una gran ventaja, ya que permite empaquetar entre un 10 % y un 19 % más de transistores y ganar rendimiento o reducir los costos de un chip determinado.
Otra cosa que Samsung mencionó en su artículo fue una reducción del 9,2% en la longitud del cableado. El riel de alimentación trasero generalmente permite cables más gruesos con menor resistencia y, por lo tanto, puede impulsar corrientes más altas para un mayor rendimiento. Una mayor reducción de la longitud del cableado también traerá ventajas de rendimiento adicionales.
Los beneficios adicionales facilitados por la entrega de energía trasera que Samsung reveló fueron las perillas de optimización conjunta de la tecnología de diseño que permitieron una mejora de Fmax del 3,6 %, una reducción del 2,4 % del área de bloque estándar y una mejora del rendimiento del bloque estándar del 1,6 %.
A principios de este año, Intel detalló su red de entrega de energía trasera PowerVia que se utilizará para su tecnología de fabricación de 20A (clase 2nm) y más allá. Los beneficios de usar un riel de energía en la parte trasera son ampliamente reconocidos, y los hallazgos de Samsung prueban la teoría. Los cables de alimentación se pueden hacer más consistentes cambiando los rieles de alimentación hacia atrás y aislándolos del cableado de E/S. Este espesamiento reduce las resistencias en las etapas finales de producción, mejorando el rendimiento y disminuyendo el uso de energía. Además, esta separación conduce a un área lógica reducida, lo que se traduce en un ahorro de costes.
Samsung no ha revelado cuándo planea implementar su BS PDN y con qué nodo. Actualmente, la compañía está puliendo su tecnología de fabricación de SF3 basada en transistores gate-all-around de segunda generación de clase 3nm y tiene como objetivo utilizarla para la producción en masa en 2024. La compañía también tiene SF3P y SF2 de clase 2nm para 2025. Mientras Es poco probable que Samsung use un riel de alimentación trasero para SF3 el próximo año, la compañía puede considerar implementar su BS PDN en SF3P o SF2 en 2025.