Intel ha acelerado los desarrollos de software en Linux, ofreciendo un controlador de GPU Xe Kernel mejorado y agregando compatibilidad con Arrow Lake y Lunar Lake.
Intel ha intensificado el desarrollo en Linux, con el objetivo de mejorar los controladores de gráficos Xe y ofrecer soporte para las CPU Arrow Lake y Lunar Lake de próxima generación
El debut de Intel de los controladores Arc en Linux fue un comienzo bastante lento en comparación con otras plataformas, principalmente porque Team Blue tardó un poco en proporcionar capacidades de controladores mejoradas. Sin embargo, después de dos años de desarrollo, Intel finalmente presentó su controlador de gráficos del kernel Xe «renovado» para su presentación en el kernel principal.
Según los informes de Phoronix, el nuevo controlador de gráficos «Xe» reemplaza el controlador de kernel DRM i915 tradicional en Linux y viene con soporte para gráficos Tiger Lake y más nuevos, tanto para GPU móviles como de escritorio.
Presentamos un nuevo controlador DRM para GPU Intel
Xe, es un nuevo controlador para GPU Intel que admite plataformas integradas y discretas. El soporte experimental comienza con Tiger Lake. El i915 seguirá siendo el principal motor de producción para las plataformas hasta Meteor Lake y Alchemist. Entonces el objetivo es hacer de este controlador Intel Xe el controlador principal para Lunar Lake y plataformas más nuevas.
vía Kernel.org
Profundizando en lo que traerá el nuevo controlador de gráficos Xe en Linux, viene con interfaces de usuario rediseñadas y varias otras mejoras de «ingeniería» que tienen como objetivo hacer que la compatibilidad entre arquitecturas de CPU sea mucho más refinada con los gráficos Intel. A continuación se detallan todos los cambios agregados para las GPU Xe2 (Battlemage):
- drm/xe: agregue configuraciones de ajuste de rendimiento para MTL y Xe2
- drm/xe/xe2: Agregar tabla MOCS
- drm/xe/xe2: Responder a fallas TRTT como falla de página fallida
- drm/xe/xe2: Agregar soluciones iniciales
- drm/xe/xe2: establece el tipo de mosaico y en XY_FAST_COPY_BLT en Tile4
- drm/xe/xe2: Actualiza los campos MOCS en instrucciones blitter
- drm/xe/xe2: Determinar la habilitación de BIOS para ccs planos en igfx
- drm/xe/xe2: Modifica la relación de memoria principal a memoria ccs.
- drm/xe/xe2: Asigne páginas adicionales para ccs durante la creación de bo
- drm/xe/xe2: Actualizaciones en XY_CTRL_SURF_COPY_BLT
- drm/xe/xe2: actualiza el tamaño del fragmento para cada iteración de la copia ccs
- drm/xe/xe2: Actualice emit_pte para usar el índice PAT habilitado para compresión
- drm/xe/xe2: Maneja el movimiento de ccs planos para igfx.
- drm/xe/xe2: Modifica xe_bo_test para la memoria del sistema
- drm/xe/xe2: Soporta ccs planos
- drm/xe/xe2: Ampliar tamaños robados reservados
- drm/xe/xe2: Agregar entrada de mocs faltante
- drm/xe/xe2: siga XeHPC para la invalidación de TLB
- drm/xe/xe2: agregue un bit más para codificar PAT en entradas ppgtt
- drm/xe/pat: Agregar el nodo debugfs para volcar PAT
- drm/xe/xe2: Actualizar tamaños de imagen de contexto de cálculo/renderizado
- drm/xe/xe2: Agregar lectura de topología GT
- drm/xe/xe2: Agregar dirección de registro MCR para GT primario
- drm/xe/xe2: Agregar dirección de registro MCR para medios GT
- drm/xe/xe2: Actualizar diseños de imágenes contextuales
- drm/xe/xe2: Maneja motores CCS apagados
- drm/xe/xe2: AuxCCS ya no se utiliza
- drm/xe/xe2: Definir características IP de Xe2_LPG
- drm/xe/xe2: Definir características IP de Xe2_LPM
- drm/xe/xe2: seguimiento de bits VA independientemente del nivel máximo de la tabla de páginas
- drm/xe/xe2: Programa MOCS de GuC en Xe2 y más allá
- drm/xe/xe2: Programar registros MOCS correctos
- drm/xe/xe2: Actualizar el manejo del estado SVG
- drm/xe/xe2: Programar tablas PAT
Nuestro equipo se centró en crear un controlador que utilice la mayoría, si no todos, los conceptos clave de drm y que tenga una pantalla funcional compartida con el i915. Todas las plataformas todavía están protegidas por la protección force_probe porque son oficialmente compatibles con i915 o porque todavía están habilitadas como lago lunar.
Además de la colaboración entre controladores y la habilitación del próximo hardware, una de nuestras áreas clave será mejorar el rendimiento y abordar los informes de los usuarios para que el controlador siga mejorando.
Además del controlador de gráficos Xe, Intel también ha brindado soporte de próxima generación para paquetes de software existentes, como VC Intrinsics de Intel, que ha obtenido soporte para las arquitecturas de gráficos Arrow Lake y Lunar Lake de Intel. Esto significa que las arquitecturas Xe-LPG+ (Arrow Lake/Alchemist) y Xe2 (Lunar Lake/Battlemage) han obtenido soporte para el proyecto de software, lo que muestra la dedicación del Team Blue para proporcionar habilitación temprana de hardware en Linux, especialmente para sus próximos productos.
Arc de Intel y la plataforma de gráficos integrados se perfilan para alcanzar un estado de «madurez» en Linux, con los esfuerzos del Team Blue para impulsar actualizaciones continuas, junto con la habilitación para arquitecturas de próxima generación, asegurando una experiencia perfecta durante el período de lanzamiento.
Línea de GPU Intel ARC para juegos
| Familia de GPU | Intel Xe-HPG | Intel Xe-HPG | Intel Xe2-HPG | Intel Xe3-HPG | Intel Xe siguiente | Intel Xe Siguiente Siguiente |
|---|---|---|---|---|---|---|
| Productos GPU | GPU ARC Alchemist | GPU ARC Alchemist+ | GPU ARC Battlemage | GPU ARC Celestial | GPU ARC Druid | GPU ARC E*** |
| Segmento de GPU | Juegos convencionales (discretos) | Juegos convencionales (discretos) | Juegos convencionales/de alta gama (discretos) | Juegos convencionales/de alta gama (discretos) | Juegos convencionales/de alta gama (discretos) | Juegos convencionales/de alta gama (discretos) |
| Generación de GPU | generación 12 | generación 12 | ¿Generación 13? | ¿Generación 14? | ¿Generación 15? | ¿Generación 16? |
| CPU iGPU | Xe-LPG (Lago de Meteoros) | Xe-LPG+ (Lago Flecha) | Xe2-LPG (Lago Lunar) | Xe3-LPG (Lago Pantera) | por confirmar | por confirmar |
| Nodo de proceso | TSMC 6nm | TSMC 6nm | ¿TSMC de 4 nm? | ¿TSMC de 3 nm? | por confirmar | por confirmar |
| Especificaciones / Diseño | 512 UE / 1 mosaico / 1 GPU | 512 UE / 1 mosaico / 1 GPU | 1024 UE / 1 mosaico / 1 GPU | por confirmar | por confirmar | por confirmar |
| Subsistema de memoria | GDDR6 | GDDR6 | ¿GDDR6(X)? | por confirmar | por confirmar | por confirmar |
| Lanzamiento | 2022 | 2024? | 2024? | 2025? | 2026? | 2026+ |
Fuentes de noticias: Phoronix #1, Phoronix #2