En ITF World 2023 en Amberes, Bélgica, Ann Kelleher, Gerente General de Desarrollo de Tecnología de Intel, presentó un resumen de los últimos desarrollos de Intel en varias áreas clave, y una de las revelaciones más interesantes fue que Intel adoptaría transistores CFET apilados en el futuro. Esta es la primera vez que Intel muestra este nuevo tipo de transistor en sus presentaciones, pero Kelleher no proporcionó una fecha o un cronograma firme para la producción.
Aquí podemos ver una versión ampliada de la diapositiva con un anillo agregado alrededor del nuevo tipo de transistor. Los primeros dos tipos de transistores en la parte inferior de la diapositiva son variantes más antiguas, mientras que la entrada ‘2024’ representa los nuevos transistores RibbonFET de Intel que hemos cubierto ampliamente en el pasado. El diseño de primera generación de Intel con el nodo de proceso ‘Intel 20A’ presenta cuatro nanoláminas apiladas, cada una rodeada completamente por una puerta. Kelleher dice que este diseño sigue en camino de debutar en 2024. RibbonFET utiliza un diseño de compuerta integral (GAA), que confiere tanto la densidad del transistor como mejoras en el rendimiento, como una conmutación más rápida del transistor mientras usa la misma corriente de accionamiento que varias aletas, pero en un área más pequeña.
La diapositiva de Kelleher también muestra la próxima generación del diseño GAA de Intel: el CFET apilado. El diseño del transistor FET complementario (CFET) ha estado en las hojas de ruta de imec durante algún tiempo, pero aún no lo hemos visto en una diapositiva de Intel ni hemos escuchado a la compañía afirmar que planea adoptar este diseño. Como recordatorio, el instituto de investigación imec estudia tecnologías futuras y colabora con la industria para hacerlas realidad.
Imagen 1 de 4
Naturalmente, hay alguna variación entre el renderizado estilizado de Intel y el renderizado imec CFET que hemos incluido en la primera imagen del álbum anterior, pero la imagen de Intel transmite bien el punto: este diseño permite a la empresa apilar ocho nanohojas, una duplicación de la cuatro utilizados con RibbonFET, lo que aumenta la densidad del transistor. También tenemos imágenes de los otros tres tipos de transistores Intel en el álbum anterior: Planar FET, FinFET y RibbonFET.
Los transistores CFET, sobre los que puede leer más aquí, apilan dispositivos n- y pMOS uno encima del otro para permitir una mayor densidad. Actualmente se están investigando dos tipos de CFET: monolíticos y secuenciales. Los cuatro dispositivos en el lado derecho de la imagen de arriba detallan varios diseños CFET propuestos. Por ahora, no está claro qué tipo de diseño adoptaría Intel, o si ideará otro tipo de implementación. Dado que imec no tiene CFET en su hoja de ruta hasta que los chips se reduzcan a 5 angstroms en el marco de tiempo de 2032, podría pasar algún tiempo antes de que lo descubramos.
Dicho esto, no está garantizado que Intel apunte a CFET en ese período de tiempo: Curiosamente, la diapositiva de Intel muestra su transistor de nanolámina GAA de próxima generación (RibbonFET) y luego salta directamente a CFET, omitiendo los transistores de horquilla GAA que la mayoría cree que serán los paso entre nanosheet y CFET. También puede ver ese tipo de transistor en la diapositiva anterior: es el segundo desde la izquierda.
Dado que la imagen de Intel no es muy detallada, es posible que la compañía también planee usar transistores forksheet antes de pasar a CFET, pero aún no ha decidido compartir los detalles. Estamos haciendo un seguimiento con Intel para ver si podemos obtener más detalles.
Imagen 1 de 8
Aquí está el resto de las diapositivas de la presentación de Kelleher para su lectura. Kelleher cubrió una amplia gama de temas, incluida la disminución en el costo pagado por transistor a lo largo del tiempo, el aumento en la confiabilidad de los transistores a lo largo del tiempo, el proceso de empaquetado cada vez más complejo y la importancia de un cambio a la metodología de optimización conjunta de tecnología de sistemas. por los esfuerzos de diseño de Intel.
La presentación de Kelleher tuvo lugar en la conferencia mundial ITF de imec, y abrió su discurso recordando su propia historia con imec: trabajó por primera vez para imec como estudiante hace casi treinta años, y finalmente pasó dos años con el gigante de la investigación. Intel también tiene una larga relación con imec que abarca los últimos 30 años, y ese trabajo continúa hoy.
Quizás no conozcas el Centro Interuniversitario de Microelectrónica (imec), pero se encuentra entre las empresas más importantes del mundo. Piense en imec como una especie de Suiza de silicio. Imec sirve como una piedra angular silenciosa de la industria, que reúne a feroces rivales como AMD, Intel, Nvidia, TSMC y Samsung junto con fabricantes de herramientas de chips como ASML y Applied Materials, sin mencionar las empresas críticas de diseño de software de semiconductores (EDA) como Cadence y Synopsys, entre otros, en un entorno no competitivo. Esta colaboración permite a las empresas trabajar juntas para definir la hoja de ruta de la próxima generación de herramientas y software que utilizarán para diseñar y fabricar los chips que alimentan el mundo.