Solidigm presenta el primer PLC NAND de la industria para densidades de almacenamiento más altas


Solidigm, el brazo de investigación y fabricación de NAND vendido por Intel a SK hynix, acudió a la Flash Memory Summit 2022 para mostrar un prototipo de SSD terminado y en funcionamiento que incorpora la última tecnología NAND de la empresa: Penta-Level Cell (PLC). PLC se basa en la densidad NAND al agregar la capacidad de que una sola celda almacene hasta 5 bits de datos (frente a los cuatro bits por celda de QLC), lo que aumenta la cantidad de espacio disponible en cada chip flash NAND.

Por lo tanto, la nueva tecnología allana el camino para relaciones USD/GB aún más económicas en SSD basadas en PLC que lo que actualmente es posible con la tecnología Quad-Level Cell (QLC) (por no hablar de la tecnología MLC y SLC, que en su mayoría han sido relegadas a empresas, centros de datos, y otros entornos críticos). A pesar de que la cantidad de datos producidos por la humanidad aumenta a un ritmo asombroso (con predicciones que ubican la creación diaria de datos en 463 exabytes diarios para 2025), la tecnología de almacenamiento también deberá evolucionar para adaptarse a esta avalancha. Con las crecientes inversiones en supercomputación, el nacimiento de 5G e IA, todos con sus propios requisitos de almacenamiento de datos profundos, Solidigm ve a PLC como una forma de escalar mientras mantiene los costos bajo control.

Ver más

El PLC funciona agregando estados de voltaje adicionales, que representan los bits de información en la celda. Si bien SLC solo tuvo que lidiar con dos estados de voltaje (se escribió un bit o no), MLC duplicó ese número a cuatro estados de voltaje (por lo que cada celda podría contener cualquier combinación de 0 y 1). La tecnología PLC NAND termina requiriendo 32 estados de voltaje distintos para diferenciar entre todas las combinaciones posibles de unos y ceros que la celda puede contener. Esto genera una tensión adicional en las celdas y en el nivel del controlador, lo que tiene que dar cuenta de la mayor posibilidad de que los estados de voltaje se escriban incorrectamente, lo que corrompe los datos. Por lo tanto, se deben implementar algoritmos de corrección de errores más potentes a nivel del controlador.

Esta tabla resume los bits disponibles en diferentes celdas NAND. Observe cómo cada bit adicional requiere un aumento en el número de estados de voltaje por un factor de dos. (Crédito de la imagen: wikipedia)

Cada bit adicional por celda requiere una duplicación de los estados de voltaje, lo que tiene sus propias implicaciones en la expectativa de vida de la celda y requiere capacidades de lectura y escritura mucho más afinadas para lidiar con las diferencias cada vez más pequeñas entre estados. Esta reducción en la esperanza de vida de las celdas NAND a medida que aumenta su capacidad de almacenamiento de bits es parte de la razón por la cual los SSD QLC generalmente se consideran menos confiables (con la «muerte» de la celda antes) en comparación con un menor número de bits.





Source link-41