TSMC celebró el jueves una «Ceremonia de expansión de capacidad y producción de volumen» en su Fab 18 en el Parque Científico del Sur de Taiwán (STSP). Fab 18 es donde tiene lugar la producción de chips utilizando su tecnología de proceso N3 (clase 3nm). La fundición dice que los rendimientos de los chips de 3 nm que produce en masa son buenos y que la familia de sus tecnologías N3 servirá a sus clientes durante muchos años.
N3 en HVM
Según se informa, TSMC inició la fabricación de alto volumen (HVM) en su proceso de fabricación N3 a principios de septiembre. A estas alturas, el primer lote de chips se ha producido y probado, por lo que el anuncio formal sobre la producción en volumen generalmente está diseñado para mostrar que el proceso de clase de 3 nm de la fundición es bueno para la producción en masa y que los chips fabricados en él rinden «bueno». Para TSMC, N3 es una familia muy importante de tecnologías de proceso, ya que será el último nodo de propósito general de la fundición basado en transistores FinFET y un nodo que atenderá a sus clientes durante al menos 10 años. De hecho, TSMC dice que N3 y sus sucesores se utilizarán para crear «productos con un valor de mercado de 1,5 billones de dólares dentro de los cinco años» de HVM.
En comparación con la tecnología de fabricación N5 de TSMC, el nodo de producción N3 de la empresa promete ofrecer una mejora del rendimiento del 10 % al 15 % (con la misma cantidad de potencia y transistores), reducir el consumo de energía entre un 25 % y un 30 % (con la misma frecuencia y complejidad) y aumentar la densidad lógica alrededor de 1,6 veces. Mientras tanto, N3 apenas ofrece escalado de SRAM, ya que cuenta con un tamaño de celda de bits SRAM de 0,0199 µm^², que es solo un 5 % más pequeño en comparación con la celda de bits SRAM de 0,021 µm^² de N5.
| Celda de encabezado – Columna 0 | N3E frente a N5 | N3 frente a N5 |
|---|---|---|
| Mejora de la velocidad a la misma potencia | +18% | +10% ~ 15% |
| Reducción de potencia a la misma velocidad | -34% | -25% ~ -30% |
| Densidad lógica | 1.7x | 1,6x |
| Inicio HVM | T2/T3 2023 | 2S 2022 |
Mientras tanto, se espera que la primera iteración de los procesos de fabricación de clase 3nm de TSMC, N3, también conocida como N3B, sea utilizada por los primeros usuarios para aplicaciones seleccionadas solo porque, según se informa, tiene una ventana de proceso bastante estrecha. Esto podría traducirse en menores rendimientos para ciertos diseños. De hecho, los informes de los medios dicen que la mayoría de los clientes de TSMC ahora están haciendo fila para obtener la tecnología de fabricación N3E que mejora la ventana del proceso, aumenta el rendimiento y reduce aún más el consumo de energía, a costa del escalado de SRAM (es decir, menor densidad de transistores). Aparentemente, N3E presenta una celda de bits SRAM de 0.021 µm^², con pocos o ningún cambio con respecto a N5. Esto significará tamaños de matriz más altos para diseños intensivos de SRAM (la gran mayoría de CPU, GPU y SoC).
Mientras tanto, N3 ofrece a los diseñadores de chips FinFlex, una forma poderosa de optimizar los tamaños de matriz y el rendimiento/consumo de energía de sus chips. FinFlex permite a los desarrolladores mezclar y combinar diferentes tipos de celdas estándar dentro de un bloque para optimizar con precisión el rendimiento, el consumo de energía y el área, lo que será particularmente apreciado por los diseñadores de sistemas complejos en chips que tienden a aprovechar tanto el rendimiento del transistor como densidad de transistores
Eventualmente, TSMC planea agregar más nodos a la familia N3. Las versiones más nuevas del proceso incluyen N3P, que promete un rendimiento mejorado, N3S diseñado para aumentar la densidad de transistores y N3X con voltajes mejorados, así como optimizaciones de rendimiento adicionales para aplicaciones como CPU.
Los clientes hacen fila para N3 a pesar de los altos costos
Corre el rumor de que prácticamente todos los clientes más importantes de TSMC, incluidos AMD, Apple, Broadcom, Intel, MediaTek, Nvidia y Qualcomm, están interesados en usar los nodos N3 de TSMC, aunque es difícil saber cuándo se lanza cada uno de estos diseñadores de chips. el carro de 3nm de la fundición y con qué productos. Se espera que Apple sea uno de los primeros clientes en adoptar el N3 de TSMC para uno de sus SoC premium, aunque no tenemos idea de qué SoC es. Mientras tanto, AMD tiene la intención de adoptar N3 para algunos de sus productos basados en Zen 5 que vencen en 2024, mientras que Nvidia probablemente usará N3 para sus GPU basadas en la arquitectura Blackwell de próxima generación que vencen aproximadamente en el mismo período de tiempo.
Pero el uso del N3 de TSMC no será barato. Algunos informes dicen que el fabricante de chips por contrato podría cobrar hasta $ 20,000 por oblea procesada utilizando su tecnología de clase 3nm. El precio de TSMC, por supuesto, depende de muchos factores, como volúmenes, diseños y especificaciones, así que tome el número con pinzas.
Mientras tanto, las cotizaciones altas significan que los diseñadores de chips sin fábrica pueden preferir reservar los nodos de vanguardia de TSMC para productos premium mientras fabrican dispositivos más convencionales utilizando una tecnología de fabricación comprobada. Por ejemplo, Apple utiliza el proceso de fabricación N4 (clase 4nm) de TSMC solo para su A16 Bionic que alimenta su buque insignia iPhone 16 Pro. Por el contrario, el iPhone 14 no Pro de la compañía continúa confiando en el SoC A15 de 2021 que se fabrica con la tecnología N5P de TSMC.
Fab 18 Fase 8
Además de anunciar que su tecnología de proceso N3 había entrado en HVM, TSMC también celebró la ceremonia de inauguración de su edificio Fab 18 fase 8. La empresa utiliza su Fab 18 para fabricar sus chips más avanzados en sus nodos de producción N5 y N3. Una vez que Fab 18 fase 8 esté equipada con herramientas de producción, ampliará significativamente la capacidad de TSMC para. Sus procesos de fabricación de vanguardia.