Los avances de Intel con sus conjuntos de instrucciones AVX (Advanced Vector Extensions) son definitivamente el camino a seguir en el futuro, y ahora el AVX10 de próxima generación ha comenzado a obtener soporte en GNU Assembler.
El conjunto de instrucciones AVX10 de Intel mejorará el rendimiento computacional y otorgará créditos por el uso de ambos núcleos P/E
Antes de entrar en el quid de la cuestión, es necesario conocer las instrucciones de AVX. Para un usuario común, no parecerán muy interesantes, sin embargo, las instrucciones son vitales para los profesionales, especialmente en la industria HPC. Permiten operaciones vectorizadas y de punto flotante altamente paralelas, lo que lleva a importantes mejoras de rendimiento en diversas cargas de trabajo computacionales. Si bien las instrucciones AVX-512 anteriores brindaron un rendimiento decente, el AVX-10 está listo para llevar las CPU futuras a un nivel completamente nuevo cuando se trata de cargas de trabajo relevantes.
Otro aspecto importante que hace que el lanzamiento de AVX10 sea crucial para las CPU Intel es la adopción de la instrucción para funcionar con ambos núcleos P/E, que figuran en la arquitectura híbrida de Intel. La utilización de ambos tipos de núcleos también dará como resultado un gran aumento en el rendimiento, especialmente en aplicaciones vectorizables.
Phoronix informa que después del anuncio inicial, se inició el desarrollo de AVX-10 en el compilador GCC y ahora finalmente hemos visto «bits» específicos del nuevo conjunto de instrucciones (AVX 10.1) cargados en GNU Assembler por la empresa de código abierto con sede en Alemania. empresa SUSE. Esto es lo que su desarrollador tiene que decir:
Dado que esto es simplemente un cambio de marca de ciertas funciones del AVX512*, hay poco código que agregar.
El aspecto principal aquí son los nuevos casos de prueba. Para poder reutilizar algunos de los casos de prueba existentes, es necesario ajustar los símbolos de inicio de varios de ellos. Tenga en cuenta que es necesario agregar pruebas de 256 y 128 bits aquí, ya que deben funcionar de inmediato. Posteriormente obtendrán restricciones de longitud del vector.
-Jan Beulich de SUSE
Si bien me doy cuenta de que esta noticia no es un avance significativo, pequeños pasos como estos contribuyen a algo grandioso. El nuevo conjunto de instrucciones AVX-10 podría aportar una mejora decente en el rendimiento de las aplicaciones computacionales para CPU de próxima generación, y también podría incluirse en el próximo Meteor Lake de Intel, lo que ampliaría las posibilidades de que la industria adopte la línea. Todavía tenemos que ver cómo la instrucción AVX-10 es una actualización de las generaciones anteriores, pero sobre el papel, la brecha parece bastante amplia.
Fuente de noticias: Phoronix