Samsung comenzó oficialmente la producción de alto volumen de chips en su tecnología de proceso SF3E (clase 3nm, gate-all-around temprano) hace aproximadamente un año, pero ningún diseñador de chips fabless ha confirmado que usa este nodo para sus productos. Pero TechInsights recientemente descubierto que el criptominero Whatsminer M56S++ de MicroBT tiene un circuito integrado de aplicación específica (ASIC) que de hecho está hecho con el proceso SF3E de Samsung.
Los ASIC utilizados para extraer criptomonedas tienden a ser dispositivos pequeños con un recuento de transistores relativamente bajo que presenta estructuras lógicas repetitivas similares y una cantidad mínima de celdas de bits SRAM. Por lo general, esto hace que estos chips, y el Whatsminer M56S++ en particular, sean muy adecuados para servir como limpiadores de tuberías para las tecnologías de fabricación más avanzadas debido a su simplicidad de producción. Para Samsung Foundry, tiene mucho sentido usar su SF3E para chips como los ASIC de minería de criptomonedas.
Desafortunadamente, no sabemos mucho sobre el Whatsminer M56S++ ASIC excepto que la máquina de minería de MictoBT basada en este chip tiene un hashrate de 240-256 Th/s y una eficiencia energética de 22J/T. Para aquellos interesados en descubrir más sobre el chip, recomendamos comprar un informe apropiado de TechInsights.
Desafortunadamente, actualmente se desconoce si el SF3E de Samsung se usa actualmente para aplicaciones más allá de los chips de minería de criptomonedas. Pero oficialmente, Samsung dice que fabrica productos utilizando su último nodo de proceso.
«Estamos produciendo en masa el proceso de 3 nano de primera generación con rendimientos estables y, en base a esta experiencia, estamos desarrollando el proceso de segunda generación para asegurar capacidades de producción en masa aún mayores», se lee en un informe financiero emitido por Samsung.
En comparación con la tecnología de clase de 5 nm de segunda generación de Samsung (SF5, 5LPP), SF3E (también conocido como 3GAE) promete reducir el consumo de energía de un chip hasta en un 45 % manteniendo la misma complejidad y frecuencia o puede mejorar el rendimiento en un 23 % con similares recuento de transistores y relojes. Además, también puede reducir el área ocupada por un circuito integrado (IC) en un 16%. La compañía detalló recientemente su proceso de clase 3nm de segunda generación llamado SF3.