La información no oficial de que el próximo procesador Meteor Lake con nombre en código de Intel está configurado para presentar caché L4 ha estado flotando desde hace algún tiempo. Ahora, una nueva patente de Intel encontrada por VideoCardz indica que Intel ha preparado un mosaico de caché Adamantine L4 con nombre en código que puede usar para algunas CPU. Este IC podría competir con el 3D V-Cache de AMD en ciertas aplicaciones, pero el chiplet no se usará únicamente como potenciador del rendimiento.
Por lo general, los cachés sirven para aumentar el rendimiento del subsistema de memoria al proporcionar rápidamente los núcleos de cómputo con los datos necesarios. Pero también hay otros casos de uso, ya que los cachés grandes pueden almacenar una gran cantidad de datos. La patente sugiere que el caché Adamantine (o ADM) de Intel puede mejorar la comunicación no solo entre la CPU y la memoria, sino también entre la CPU y el controlador de seguridad. Por ejemplo, el L4 se puede usar para mejorar la optimización del arranque e incluso preservar los datos de los cachés al reiniciar para mejorar los tiempos de carga.
Los tiempos de carga de Windows 10 y Windows 11 son bastante rápidos en las plataformas de Intel incluso hoy en día. Pero Intel cree que con la memoria disponible en el reinicio, se pueden desarrollar soluciones de BIOS más rápidas y eficientes para dispositivos modernos como sistemas de información y entretenimiento para automóviles y robots domésticos. Los diseños automotrices y robóticos vinculan estrechamente la seguridad de SoC con las fases de firmware, lo que garantiza la seguridad de la plataforma. No seguir las recomendaciones impide que la plataforma se inicie en el sistema operativo, lo que reduce los riesgos de ataque y protege los bloques confidenciales, lo cual es crucial para automóviles y robots.
Si bien la patente en sí no menciona a Meteor Lake, las imágenes proporcionadas demuestran claramente un procesador con dos núcleos Redwood Cove de alto rendimiento y ocho núcleos Crestmont de bajo consumo en un mosaico producido en el proceso de fabricación Intel 4, un chiplet de gráficos basado en Intel Gen 12.7 (Xe-LPG), un mosaico SoC que contiene dos núcleos Crestmont más y un chiplet de E/S interconectado mediante la tecnología 3D Foveros de Intel. La descripción corresponde a la del procesador Meteor Lake de Intel. Mientras tanto, el caché Adamantine L4 se puede usar para una amplia gama de aplicaciones más allá de Meteor Lake.
Aquí está la descripción de Intel de Adamantine:
Las arquitecturas SoC de cliente de próxima generación pueden introducir grandes cachés en el paquete, lo que permitirá usos novedosos. El tiempo de acceso a la memoria caché L4 (por ejemplo, «Adamantine» o «ADM») puede ser mucho menor que el tiempo de acceso a la DRAM, que se utiliza para mejorar las comunicaciones del controlador de seguridad y la CPU del host. Las realizaciones ayudan a proteger las innovaciones en la optimización del arranque. Se agrega valor para el silicio de gama alta con una memoria preiniciada más alta en el reinicio, lo que puede generar mayores ingresos. Tener memoria disponible en el reinicio también ayuda a anular las suposiciones de BIOS heredadas y a crear una solución de BIOS más rápida y eficiente con una etapa de firmware reducida (por ejemplo, etapa de reinicio previa a la CPU, etapa IBBL y etapa IBB) para casos de uso de dispositivos modernos como Automotive IVI (en -infoentretenimiento del vehículo, por ejemplo, encender la cámara de visión trasera en 2 segundos), robots domésticos e industriales, etc. En consecuencia, pueden estar disponibles nuevos segmentos de mercado.
[0059] Las realizaciones pueden acoplar estrechamente las recomendaciones de seguridad de la clave SoC con las fases obligatorias del firmware (p. ej., IBBL y/o IBB) especialmente envueltas con el SoC proporcionado en el binario de inicialización de silicio (p. ej., FSP-M) para garantizar que la plataforma siempre se adhiera al SoC. recomendaciones Si no lo hace omitiendo FSP-M, no permitirá que la plataforma arranque en el sistema operativo. Tal enfoque finalmente reduce la superficie de ataque y proporciona una forma pasiva de proteger bloques funcionales confidenciales (por ejemplo, bloques de propiedad intelectual/IP).