AMD ha publicado información adicional sobre su tecnología 3D V-Cache de segunda generación que se incluye en las CPU Ryzen 7000 X3D.
AMD revela la segunda generación del caché 3D de la compañía, mostrando las nuevas optimizaciones y mejoras de la nueva tecnología
La Conferencia Internacional de Circuitos de Estado Sólido de 2023 fue la segunda vez que la compañía sacó a la luz información sobre el nuevo troquel de E/S. El sitio web Tom’s Hardware recibió información sobre la nueva generación de AMD luego de que @Locuza_ en Twitter revelara el nuevo chipset a las masas:
Matriz de E/S de cliente Zen 4 Raphael 6 nm:
– 128b DDR5 PHY + 32b para ECC (8b por canal 32b)
– 2 puertos GMI3, 3 CCD no son posibles. :pag
– 28x PCIe 5, Zen1/2/3 cIOD tenía 32x carriles PCIe.
Entonces, AMD redujo el desperdicio para el mercado de clientes.
– Realmente solo un RDNA2 WGP, 128 Shader «Cores» https://t.co/bkqdVvhgrn pic.twitter.com/erYxTw1p8h— Locuza (@Locuza_) 4 de marzo de 2023
Una de las imágenes que la compañía divulgó fue un primer vistazo a la nueva matriz de E/S para la próxima generación de su 3D V-Cache. Este nuevo troquel de E/S se ha incluido en las últimas CPU Ryzen 7000 X3D «Raphael».
AMD agregará más a la memoria caché L3 en comparación con las partes que no son X3D, aumentando el tamaño hasta 96 MB en un chiplet, y se basa en la tecnología de nodo de proceso de 7 nm. El caché L3 se apila sobre el Zen 4 Core Complex Die (CCD) de 5 nm. Si bien la próxima generación tendrá un troquel de caché más pequeño, mantendrá un recuento de transistores idéntico. Sin embargo, la densidad del transistor ha aumentado a 130,6 MTr/mm² desde los 114,6 MTr/mm² originales y alcanza un ancho de banda mayor de 2,5 TB/s, lo que equivale a una mejora del veinticinco por ciento con respecto al diseño 5800X3D.
La compañía ajustó el área de conexión Through Silicon Vias (TSV) a la mitad de su tamaño. El CCD de Zen 4 se encuentra actualmente en los procesadores de consumo Ryzen 7000 X3D y en las CPU de servidor/estación de trabajo EPYC 9004. Ahora, el troquel de E/S se cambiará para los modelos de consumidor y servidor en el momento del lanzamiento y tendrá dos puertos de interconexión de memoria global, lo que eliminará las configuraciones que utilizan tres CCD simultáneamente.
El nuevo chip también ofrecerá capas físicas DDR5 (PHY) de 128 bits y memoria de código de corrección de errores (ECC) de 32 bits con 8 bits por canal de 32 bits y veintiocho veces las capas físicas PCIe 5.0, que es cuatro menos que la integración de computación Zen 1/2/3 bajo demanda, o cIOD. Por último, se espera que el chiplet ofrezca 128 Shader Cores. Puede consultar más de nuestra cobertura de AMD 7950X3D aquí.
Fuentes de noticias: VideoCardz, Locuza_ (Twitter)Hardware de Tom, TechSpot