Las CPU de escritorio Arrow Lake-S de próxima generación de Intel podrían tener una ventaja en términos de compatibilidad con conjuntos de instrucciones sobre sus hermanos móviles Arrow Lake-H.
Intel Arrow Lake divide ISA entre Arrow Lake Desktop y Arrow Lake Mobile, AVX-VNNI-INT16 y más faltan en la computadora portátil Core Ultra de segunda generación
Según la 50ª Guía Future ISA publicada por Intel, parece que Arrow Lake ISA (Arquitectura de conjunto de instrucciones) variará entre las plataformas de escritorio y portátiles.
La Guía ISA es básicamente una lista de conjuntos de instrucciones que existen o que se agregarán a una familia de CPU de Intel. Intel ha revelado que las CPU de escritorio Arrow Lake vendrán con soporte para un conjunto de instrucciones como AVX-VNNI-INT16, SHA512, SM3 y SM4, junto con el registro de eventos LBR. Ahora bien, estos conjuntos de instrucciones no aparecerán en las CPU Arrow Lake-H que apuntan al lado de la movilidad, y aunque Intel no ha dado una explicación detrás de la decisión, puede tener algo que ver con la usabilidad de las instrucciones mencionadas y el estructura central de ambas familias que discutiremos más adelante.
Hablando de lo que son estas instrucciones individuales, el AVX-VNNI-INT16 es un tipo de «Instrucciones de red neuronal vectorial», que básicamente tiene como objetivo hacer que las tareas que involucran aprendizaje profundo y tareas de inteligencia artificial sean mucho más rápidas. Su exclusión en los chips móviles Arrow Lake-H daría como resultado un rendimiento considerablemente menor en cargas de trabajo genAI en comparación con las partes Arrow Lake-S, pero no tendría mucho impacto en las aplicaciones convencionales, por lo que los consumidores que no están interesados La IA no debería preocuparse por eso.
Según la 50ª Guía Future ISA, esta vez #LagoArrowH El móvil C065x tiene una ISA diferente a la del #LagoArrowS C066x escritorio#AVX_VNNI_INT16, #SHA512, #SM3, #SM4 https://t.co/5nUqDcnoDl pic.twitter.com/Yf1dvLBNOY
-InstLatX64 (@InstLatX64) 30 de octubre de 2023
De manera similar, las instrucciones basadas en criptografía SHA512, SM3 y SM4 tienen como objetivo acelerar los algoritmos y mejorar la seguridad a bordo. El soporte de hardware para estos algoritmos permite que el procesador realice cálculos hash y operaciones de cifrado/descifrado mucho más rápido que las implementaciones basadas en software. También hay algunas instrucciones que se incluirán en todos los chips Arrow Lake, como CMPCCXADD, AVX-IFMA, AVX-NE-CONVERT, RDMSRLIST, LASS y UIRET.
Una posibilidad es que las CPU Arrow Lake-S de Intel solo estén destinadas a utilizar arquitecturas de dos núcleos que incluyen Lion Cove para P-Core y Skymont para E-Core, mientras que Arrow Lake-H y los chips móviles utilizarán una arquitectura de 3 núcleos con Lion. Cove para P-Cores, Skymont para E-Cores y Crestmonth para los E-Cores de bajo consumo que residen en el mosaico de E/S. Dado que Crestmont no es compatible con la última ISA, los chips Arrow Lake-H no aprovecharán al máximo la última ISA. Esto va en línea con informes anteriores que mencionaban que los chips Meteor Lake y Arrow Lake presentaban una VPU muy similar y Lunar Lake traían una actualización importante.
El soporte de Intel para tales instrucciones nunca es definitivo, ya que la compañía tiende a agregarlas más adelante a una línea particular, por lo que las CPU móviles Arrow Lake podrían recibir el conjunto de instrucciones en el futuro.
Línea de CPU Intel Mobility:
| Familia de CPU | lago lunar | Lago Flecha | Lago Meteoro | Lago Rapaz | Lago de aliso |
|---|---|---|---|---|---|
| Nodo de proceso (mosaico de CPU) | ¿Intel 20A? | Intel 20A ‘5nm EUV» | Intel 4 ‘EUV de 7 nm’ | Intel 7 ‘ESF de 10 nm’ | Intel 7 ‘ESF de 10 nm’ |
| Nodo de proceso (mosaico GPU) | ¿TSMC de 3 nm? | TSMC 3nm | TSMC 5nm | Intel 7 ‘ESF de 10 nm’ | Intel 7 ‘ESF de 10 nm’ |
| Arquitectura de CPU | Híbrido | Híbrido (cuatro núcleos) | Híbrido (triple núcleo) | Híbrido (doble núcleo) | Híbrido (doble núcleo) |
| Arquitectura de núcleo P | ¿Cala del León? | Cala del León | Cala de secuoya | Cala Rapaz | Cala Dorada |
| Arquitectura de núcleo electrónico | ¿Monte Sky? | Skymont | Cresmont | Gracemont | Gracemont |
| Arquitectura LP E-Core (SOC) | ¿Monte Sky? | ¿Crestmont? | ¿Crestmont? | N / A | N / A |
| Configuración superior | Por determinar | Por determinar | 6+8 (Serie H) | 6+8 (Serie H) 8+16 (Serie HX) |
6+8 (Serie H) 8+8 (Serie HX) |
| Núcleos/hilos máximos | Por determinar | Por determinar | 14/20 | 14/20 | 14/20 |
| Alineación planificada | ¿Serie U? | Serie H/P/U | Serie H/P/U | Serie H/P/U | Serie H/P/U |
| Arquitectura de GPU | Xe2-LPG (mago de batalla) | Xe-LPG (Alquimista) | Xe-LPG (Alquimista) | Iris Xe (Gen 12) | Iris Xe (Gen 12) |
| Unidades de ejecución de GPU | 64 UE | 192 UE | 128 UE (1024 núcleos) | 96 UE (768 núcleos) | 96 UE (768 núcleos) |
| Soporte de memoria | Por determinar | Por determinar | DDR5-5600 LPDDR5-7400 LPDDR5X – 7400+ |
DDR5-5200 LPDDR5-5200 LPDDR5-6400 |
DDR5-4800 LPDDR5-5200 LPDDR5X-4267 |
| Capacidad de memoria (máx.) | Por determinar | Por determinar | 96GB | 64GB | 64GB |
| Rayo 4 puertos | Por determinar | Por determinar | 4 | 4 | 4 |
| Capacidad WiFi | Por determinar | Por determinar | Wi-Fi 6E | Wi-Fi 6E | Wi-Fi 6E |
| TDP | Por determinar | Por determinar | 7W-45W | 15-55W | 15-55W |
| Lanzamiento | ~2025 | 2S 2024 | 2S 2023 | 1S 2023 | 1S 2022 |
Fuente de noticias: @InstLatX64