Intel reveló más detalles nuevos sobre el diseño del chip 3D Foveros que usará para sus chips Meteor Lake, Arrow Lake y Lunar Lake hoy como adelanto de la presentación de la compañía en Hot Chips 34, una conferencia de la industria de semiconductores que ve a los titanes del intercambio de tecnología. los detalles arquitectónicos de sus nuevos procesadores. El CEO de Intel, Pat Gelsinger, será el orador principal del evento, y la compañía también tiene cuatro presentaciones técnicas, incluidos los procesadores ‘Lake’ de consumo que discutiremos aquí y las GPU Ponte Vecchio, FPGA y los procesadores Xeon D.
En primer lugar, ha habido rumores recientes de que Meteor Lake de Intel llegará tarde al mercado debido a que Intel cambió del nodo TSMC de 3 nm al nodo de 5 nm para su mosaico/chiplet de GPU. Si bien Intel aún no comparte información sobre qué nodo específico usará para la GPU, los representantes de la compañía dicen que el nodo planificado para el mosaico de GPU no ha cambiado y que el procesador está en camino para un lanzamiento a tiempo en 2023. En particular, Intel solo fabricará uno de los cuatro mosaicos utilizados para construir sus chips Meteor Lake; TSMC producirá los otros tres. Fuentes de la industria indican que el mosaico de GPU es TSMC N5 (5nm).
La primera imagen del álbum anterior es un nuevo diagrama que Intel compartió de sus procesadores Meteor Lake. También agregamos las siguientes diapositivas de nuestra cobertura de nodos de proceso Intel 4. La nueva imagen tiene algunos detalles nuevos: Intel dice que este diagrama es de un procesador móvil que se enviará al mercado con seis núcleos de rendimiento y dos grupos de núcleos de eficiencia. Intel no lo ha confirmado, pero se cree que estos cuentan con las arquitecturas Redwood Cove y Crestmont, respectivamente. Los chips Meteor Lake y Arrow Lake se ampliarán para satisfacer las necesidades del mercado de PC móviles y de escritorio, mientras que Lunar Lake servirá al mercado móvil de 15 W o menos.
Los avances en empaquetado e interconexión están cambiando rápidamente la cara de los procesadores modernos. Ambos son ahora tan importantes como la tecnología de nodo de proceso subyacente, y posiblemente más importantes en algunas facetas.
Muchas de las revelaciones de Intel hoy se centran en su tecnología de empaque 3D Foveros que utilizará como base para sus procesadores Meteor Lake, Arrow Lake y Lunar Lake para el mercado de consumo. Esta tecnología permite a Intel apilar chiplets verticalmente sobre un troquel de base unificador con una interconexión Foveros. Intel también usa Foveros para sus GPU Ponte Vecchio y Rialto Bridge y las FPGA Agilex, por lo que esta es una tecnología fundamental para varios de los productos de próxima generación de la compañía.
Intel primero lanzó 3D Foveros al mercado en sus procesadores Lakefield de bajo volumen, pero el Meteor Lake de cuatro mosaicos y el Ponte Vecchio de casi 50 mosaicos son la primera producción de chips de alto volumen de la compañía con la tecnología. Después de Arrow Lake, Intel hará la transición a la nueva interconexión UCIe, aprovechando así el ecosistema en formación de chipsets que utilizan una interfaz estandarizada.
Intel reveló que colocará los cuatro chiplets Meteor Lake (llamados ‘mosaicos’ en la jerga de Intel) encima de un intercalador pasivo Foveros/mosaico base. Los chiplets y el intercalador están conectados con conexiones TSV, y el intercalador no tiene ninguna lógica. El mosaico base de Meteor Lake es diferente al que se encuentra en Lakefield, que sirvió como una especie de SoC. La tecnología de empaquetado 3D Foveros también admite intercaladores activos. Intel dice que fabrica el intercalador Foveros con su proceso 22FFL optimizado de bajo costo y bajo consumo de energía (el mismo que Lakefield). Intel también tiene una variante ‘Intel 16’ más nueva de este nodo para sus servicios de fundición, pero no está claro qué versión usará Intel para el mosaico base de Meteor Lake.
Intel montará el mosaico de cómputo, que utiliza el proceso Intel 4 (más información aquí), el mosaico de E/S, el mosaico SoC y el mosaico de gráficos (tGPU) sobre este intercalador. Todas estas unidades están diseñadas por Intel y cuentan con arquitecturas Intel, pero la fundición externa TSMC fabricará los mosaicos de E/S, SoC y GPU. Eso significa que Intel fabricará solo la CPU y los mosaicos Foveros.
Fuentes de la industria nos dicen que la matriz de E/S y el SoC están fabricados en TSMC N6, mientras que la tGPU usa TSMC N5. (Notablemente, Intel llama al mosaico de E/S un ‘expansor de E/S’, de ahí el apodo de IOE).
| Placa/Chiplet Intel Meteor Lake | Fabricante / Nodo |
| Mosaico de CPU | Intel / ‘Intel 4’ |
| Troquel base Foveros modelo 3d | Intel/22FFL (Intel 16) |
| Mosaico GPU (tGPU) | TSMC/N5 (5nm) |
| Mosaico SoC | TSMC/N6 (6nm) |
| Azulejo de la OIE | TSMC/N6 (6nm) |
Foveros usa un paso de golpe de 36 micras (una medida crítica de la densidad de interconexión), una mejora con respecto al paso de golpe de 55 micras que usó con Lakefield. La hoja de ruta de Foveros incluye pasos de 25 y 18 micras con diseños futuros. En el futuro, Intel dice que, en teoría, incluso podría usar interconexiones de enlace híbrido (HBI) para alcanzar tonos de baches de 1 micrón.
El costo ha sido una de las principales preocupaciones con los empaques 3D exóticos, y Foveros será la primera incursión de Intel en la fabricación de alto volumen con su tecnología de empaque de punta. Sin embargo, Intel dice que los chips producidos con el paquete 3D Foveros tendrán un precio extremadamente competitivo con los diseños de chips monolíticos estándar (una sola matriz), y tal vez incluso menos costosos en algunos casos.
Intel diseñó la matriz Foveros para que fuera lo más económica posible y aún así cumpliera con los objetivos eléctricos y de rendimiento de la empresa: es la matriz más barata en el paquete Meteor Lake por órdenes de magnitud. Intel aún no comparte velocidades y fuentes para la interconexión/losa base de Foveros, pero dice que las interfaces pueden ejecutarse a «múltiples GHz» en la configuración pasiva (esta declaración también implica en gran medida que Intel tiene versiones activas del intercalador que ya están en desarrollo) . Como tal, Foveros no incurre en restricciones de latencia o ancho de banda que requieran compensaciones de diseño. Intel también espera que el diseño escale bien tanto en rendimiento como en costo, lo que significa que puede hacer diseños de valor optimizado o variantes orientadas al rendimiento para otros segmentos.
Vemos los ahorros reales cuando nos alejamos a una imagen más grande. Los nodos de vanguardia se están volviendo exponencialmente más caros por transistor a medida que la industria avanza hacia nodos más pequeños, especialmente con diseños monolíticos, debido a problemas de rendimiento. Además, el diseño de nuevos bloques de IP, como interfaces de E/S, para nodos más pequeños no proporciona una gran rentabilidad por la inversión. Por lo tanto, reutilizar mosaicos/chiplets no críticos en nodos heredados ‘suficientemente buenos’ ahorra tiempo, costos y recursos de desarrollo, sin mencionar la simplificación del proceso de prueba.
Para un chip monolítico, Intel tiene que probar en serie los diferentes elementos del chip, como la memoria o las interfaces PCIe, lo que puede ser un proceso que requiere mucho tiempo. Por el contrario, Intel puede probar los chips simultáneamente para ahorrar tiempo. Foveros también ofrece ventajas en el diseño de chips para ciertos rangos de TDP, ya que los diferentes chiplets se pueden adaptar a las necesidades del diseño.
Si cree que la mayoría de estos puntos le suenan muy familiares, tiene razón: estos son los mismos factores que impulsaron a AMD por el camino del chiplet en 2017. AMD no fue el primero en usar un diseño basado en chiplet, pero fue el primero en diseñar un chip moderno producido en masa utilizando la filosofía de diseño, por lo que Intel llega un poco tarde a la tecnología. Sin embargo, la incursión inicial de Intel con la tecnología de empaquetado 3D es mucho más compleja que los diseños basados en intercaladores orgánicos de AMD, que tendrán tanto ventajas como desventajas. La prueba estará en el silicio final, que Intel dice que está en camino para un lanzamiento en 2023. Arrow Lake y Lunar Lake seguirán en 2024.
Esta es la descripción general de los temas que Intel cubrirá esta semana en Hot Chips 34. Tendremos una cobertura más detallada a medida que se realicen las presentaciones reales, por lo que puede esperar una actualización de este artículo pronto. Manténganse al tanto.