En septiembre, se filtraron las especificaciones de Intel Emerald Rapids, la quinta generación de CPU Xeon, que mostraban hasta 64 núcleos, soporte para DDR5-5600 y más. Después del reciente parche de GCC que incluyó la adición de soporte para Emerald Rapids, viene el mismo soporte pero para LLVM 16, la «colección de tecnologías de cadenas de herramientas y compiladores modulares y reutilizables».
Las CPU Intel Emerald Rapids Xeon se incluyen en el compromiso reciente para LLVM 16, cuyo lanzamiento está previsto para marzo de 2023
Michael Larabel, editor del sitio de hardware de Linux Phoronix, informó que LLVM agregó el nuevo soporte hoy con la nueva sección de código -march=drapids esmeralda. El soporte para Raptor Lake y Meteor Lake estaba originalmente en el código revisado recientemente, pero ahora incluye la orientación para Emerald Rapids.
A lo largo del código del compilador LLVM 16, puede ver las referencias agregadas para Emerald Rapids siguiendo el soporte para Sapphire Rapids. Larabel también señala que el soporte de detección se basa en la sección titulada compilador-rt/lib/builtins/cpu_model.c, donde para Emerald Rapids, se agregó el caso 0xcf. Esto asigna el modelo de procesador Intel adecuado al compilador.
La otra sección es llvm/lib/TargetParser/Host.cppdonde el código ubica el tipo y modelo del procesador de destino.
Emerald Rapids es el sucesor de Sapphire Rapids y recientemente comenzó a ver adiciones de Intel en varios códigos de código abierto. Sierra Forest y Grand Ridge son familias de procesadores Intel adicionales que se han incluido en el código. Se espera que Emerald Rapids se base en una variación del nodo ‘Intel 7’. Se espera que esta variación tenga un mayor rendimiento y frecuencia. El nuevo Emerald Rapids utilizará la arquitectura central de Raptor Cove. La arquitectura está optimizada a partir del núcleo original de Golden Cove, y se espera que brinde una mejora de IPC de hasta un diez por ciento con respecto a los núcleos de Golden Cove. La nueva serie de procesadores también tendrá sesenta y cuatro núcleos en 128 subprocesos.
El plazo previsto para el lanzamiento del compilador LLVM 16 será alrededor de marzo de 2023, siempre que no haya retrasos en el proyecto. La confirmación se actualizó esta mañana y los usuarios interesados en ver los cambios en el código pueden leer la confirmación completa en el GitHub del proyecto LLVM.
Familias Intel Xeon SP (preliminar):
| Marca familiar | Skylake-SP | Cascade Lake-SP/AP | Lago Cooper-SP | Lago de Hielo-SP | Rápidos de zafiro | Rápidos Esmeralda | Rápidos de granito | rápidos de diamante |
|---|---|---|---|---|---|---|---|---|
| Nodo de proceso | 14nm+ | 14nm++ | 14nm++ | 10nm+ | Intel 7 | Intel 7 | Intel 3 | Intel 3? |
| Nombre de la plataforma | Intel Purley | Intel Purley | Isla de cedro de Intel | intel whitley | Flujo Intel Eagle | Flujo Intel Eagle | Arroyo de montaña Intel Flujo de abedul de Intel |
Arroyo de montaña Intel Flujo de abedul de Intel |
| Arquitectura central | lago del cielo | lago cascada | lago cascada | cala soleada | cala dorada | Cala rapaz | Cala Redwood? | cala de los leones? |
| Mejora de IPC (Vs Prev Gen) | 10% | 0% | 0% | 20% | 19% | 8%? | 35%? | 39%? |
| SKU de MCP (paquete de chips múltiples) | No | Sí | No | No | Sí | Sí | TBD (Posiblemente Sí) | TBD (Posiblemente Sí) |
| Enchufe | LGA 3647 | LGA 3647 | LGA 4189 | LGA 4189 | LGA 4677 | LGA 4677 | Por determinar | Por determinar |
| Recuento máximo de núcleos | Hasta 28 | Hasta 28 | Hasta 28 | Hasta 40 | Hasta 56 | Hasta 64? | Hasta 120? | Hasta 144? |
| Cantidad máxima de hilos | Hasta 56 | Hasta 56 | Hasta 56 | Hasta 80 | Hasta 112 | Hasta 128? | Hasta 240? | Hasta 288? |
| Caché L3 máx. | 38,5 MB L3 | 38,5 MB L3 | 38,5 MB L3 | 60MB L3 | 105 MB L3 | 120 MB L3? | 240 MB L3? | 288 MB L3? |
| Motores vectoriales | AVX-512/FMA2 | AVX-512/FMA2 | AVX-512/FMA2 | AVX-512/FMA2 | AVX-512/FMA2 | AVX-512/FMA2 | AVX-1024/FMA3? | AVX-1024/FMA3? |
| Soporte de memoria | DDR4-2666 6 canales | DDR4-2933 6 canales | DDR4-3200 de hasta 6 canales | DDR4-3200 de hasta 8 canales | Hasta 8 canales DDR5-4800 | ¿Hasta DDR5-5600 de 8 canales? | ¿Hasta DDR5-6400 de 12 canales? | ¿Hasta DDR6-7200 de 12 canales? |
| Compatibilidad con la generación PCIe | PCIe 3.0 (48 carriles) | PCIe 3.0 (48 carriles) | PCIe 3.0 (48 carriles) | PCIe 4.0 (64 carriles) | PCIe 5.0 (80 carriles) | PCIe 5.0 (80 carriles) | PCIe 6.0 (128 carriles)? | PCIe 6.0 (128 carriles)? |
| Rango TDP (PL1) | 140W-205W | 165W-205W | 150W-250W | 105-270W | Hasta 350W | ¿Hasta 375W? | ¿Hasta 400W? | ¿Hasta 425W? |
| 3D Xpoint Optane DIMM | N / A | Paso apache | Paso de Barlow | Paso de Barlow | Paso de cuervo | paso de cuervos? | Paso Donahue? | Paso Donahue? |
| Competencia | AMD EPYC Nápoles 14nm | AMD EPYC Roma 7nm | AMD EPYC Roma 7nm | AMD EPYC Milán 7nm+ | AMD EPYC Génova ~5nm | AMD EPYC Bérgamo | AMD EPYC Turín | AMD EPYC Venecia |
| Lanzamiento | 2017 | 2018 | 2020 | 2021 | 2022 | 2023? | 2024? | 2025? |
Fuentes de noticias: Phoronix, página de GitHub del Proyecto LLVM