Los representantes de AMD hicieron una revelación inesperada hoy en el seminario web Meet the Experts de la compañía: AMD está trabajando para llevar la tecnología de memoria CXL a sus CPU de consumo durante los próximos tres a cinco años. Esto traería dispositivos de memoria persistente, como SSD, al bus de memoria para mejorar el rendimiento. CXL permite un rendimiento mejorado, una latencia más baja y capacidades de expansión de memoria al llevar los dispositivos de memoria remotos al mismo grupo con la DRAM del sistema. Piense en ello como si le permitiera expandir su memoria conectando un SSD o más memoria en un dispositivo que se conecta a su puerto PCIe o M.2.
A diferencia de Optane, que Intel está eliminando debido a su mala adopción, CXL ya disfruta de un amplio apoyo de la industria a través de un protocolo abierto. De hecho, AMD e Intel, entre muchos otros, están trabajando juntos en la nueva especificación.
El programa Meet the Experts cubrió una amplia gama de temas, incluida la plataforma AM5 de AMD, la memoria DDR5 y las SSD PCIe 5.0. Luego, el anfitrión abrió el turno de preguntas. En respuesta a la pregunta de por qué los dispositivos de almacenamiento no están conectados al bus de memoria, la gerente sénior de desarrolladores de AMD, Leah Schoeb, explicó que las memorias persistentes (como las SSD) y la memoria actualmente se comunican con diferentes protocolos, lo que impide la comunicación.
«[…]No es que en el futuro, no estaremos uniendo esa comunicación. Eso es algo que estamos analizando con tecnologías como CXL. Por lo tanto, encontrará que en los próximos tres a cinco años, lo verá primero en el área del servidor, pero lo encontrará moviéndose hacia el cliente. [consumer] área, formas en que podemos asegurarnos de que la memoria y el almacenamiento puedan comunicarse en el mismo bus a través de CXL».
El presentador le preguntó al gerente sénior de marketing técnico de Phison, Chris Ramseyer, si la empresa tenía algo más que agregar al tema.
«Bueno, para ser honesto, estoy en llamadas sobre esto. Algunas de ellas son con Leah. No estoy seguro de cuánto puedo dar realmente. No hemos anunciado nada en esta área. Pero puedo decir que se están haciendo progresos. Y, de nuevo, este será otro proyecto de tipo ecosistema, en el que no será solo Phison y no solo AMD quien se encargará de esto. Todos vamos a tener que trabajar juntos para hacer esto, y estas colaboraciones realmente han hecho avanzar a las PC en los últimos años. Y seguimos deseando hacerlo para avanzar en la tecnología y el rendimiento, la eficiencia energética, etc.», comentó.
Como recordatorio, la especificación CXL es un estándar abierto de la industria que proporciona una interconexión coherente de caché entre CPU y aceleradores, como GPU, dispositivos de E/S inteligentes, DPU y varias versiones de DDR4/DDR5 y memorias persistentes. La interconexión permite que la CPU funcione en las mismas regiones de memoria que los dispositivos conectados, lo que mejora el rendimiento y la eficiencia energética al tiempo que reduce la complejidad del software y el movimiento de datos.
Sin embargo, el protocolo requiere silicio dedicado tanto en la CPU host como en el dispositivo conectado para funcionar, como la memoria, la memoria persistente, la GPU u otros aceleradores. Eso requiere que la función se incorpore al chip y, como con cualquier tecnología nueva, CXL tardará un tiempo en madurar.
Sin embargo, los primeros procesadores compatibles con CXL están a la vuelta de la esquina: Sapphire Rapids de Intel y EPYC Genoa de AMD vendrán con las primeras revisiones de la especificación construida alrededor de la interfaz PCIe 5.0. Las nuevas revisiones de la especificación CXL aún en desarrollo admitirán PCIe 6.0 y capacidades más sofisticadas, como compartir y agrupar memoria. AMD revelará sus chips de servidor EPYC Genoa en una transmisión en vivo el 10 de noviembre, mientras que se espera que Sapphire Rapids llegue a principios del próximo año, por lo que la tecnología CXL está en la cúspide del uso en el mundo real.
La divulgación de AMD de hoy no nos brinda una fecha específica o generación de chips para compatibilidad con CXL en CPU de consumo, pero la ventana de tres a cinco años mencionada sugiere que podríamos verlo mucho después de los dispositivos PCIe 6.0, que debutarán en 2024.