AMD habló sobre el futuro de la informática y expuso sus tendencias de CPU y GPU en términos de eficiencia y rendimiento durante la conferencia ISSCC 2023.
AMD pone los ojos en Zettascale para la próxima década de la informática: habla sobre el empaquetado avanzado de CPU/GPU, las tendencias de rendimiento/eficiencia y más
La directora ejecutiva de AMD, la Dra. Lisa Su, subió al escenario y comenzó la charla destacando el progreso que se ha logrado en los últimos 10 años. En ISSCC 2013, AMD habló sobre una de sus primeras APU HSA, Richland, que presentaba hasta 1300 millones de transistores, 4 núcleos, 4 subprocesos, un proceso SOI monolítico de 32 nm y 4 MB de caché total. Avance rápido hasta 2023, y AMD ahora ofrece 90 mil millones de transistores, 96 núcleos, 192 subprocesos en un chip singular con 13 chiplets que utilizan nodos de proceso de 5nm y 6nm con 386 MB de caché.
Ese es un progreso significativo que se ha realizado en los últimos 10 años y, según las tendencias de rendimiento de la última década, la industria ha estado mejorando el rendimiento de los servidores principales 2 veces cada 2,4 años. Lo mismo ocurre con las GPU, cuyo rendimiento ha aumentado dos veces cada dos años más o menos. Ahora, AMD ya se ha convertido en la primera empresa de tecnología de la industria en romper la barrera de Exascale con la supercomputadora Frontier, por lo que el próximo objetivo es alcanzar la marca de Zettascale, aún más difícil.
Tomará un poco más de 10 años lograr Zettascale dado un aumento de rendimiento de 2 veces cada 1,2 años. Eso es aprovechando toda la tecnología que está disponible en este momento, pero cuando se trata de eficiencia, no es un rendimiento similar a una progresión lineal. De acuerdo con las tendencias de eficiencia de CPU y GPU, estamos comenzando a ver que el progreso se aplana, por lo que, si bien será posible lograr el rendimiento de Zettascale en los próximos 10 años, tendrá un costo de eficiencia significativo.
Se dice que un sistema de nivel Zettascale con una eficiencia de 2140 GF/Watt consume alrededor de 500 MW de energía utilizando la destreza arquitectónica actual que el mundo moderno tiene para ofrecer. Dos de estos sistemas requerirán una planta de energía nuclear real con una capacidad de 1000MW o 1 GW. Y eso es con un crecimiento de eficiencia de 2x cada 2,2 años.
Entonces, desde el principio, puedes decir que algo radical debe suceder. Incluso la densidad lógica está contribuyendo a esto y también hay un factor de costo asociado. Hacer chips de primer nivel también significa que la gente va a pagar mucho más de lo que pagó la última generación. Además, la interconexión de E/S también ha experimentado un aplanamiento general en lo que respecta a la energía por bit. Otro factor a jugar en todo esto es la memoria y el ancho de banda de la memoria. A medida que los conjuntos de datos aumentan, existe una demanda masiva de más capacidades y ancho de banda, lo que también contribuye a una mayor potencia y costo.
AMD tiene como objetivo resolver esto mediante el uso de la tecnología informática adecuada para la carga de trabajo adecuada. La Dra. Lisa Su dice que la mayor ventaja para resolver esta crisis de eficiencia ha sido el uso de tecnologías de paquete avanzadas utilizadas en chips como Instinct MI250X y EPYC Genoa. Tener chips apilados y empaquetados juntos también ayuda a reducir el costo relativo de Bits/Julios. Hasta ahora, el empaque avanzado por sí solo ha proporcionado una reducción de 50 veces en el poder de comunicación en comparación con cuando estos chips eran independientes y estaban separados entre sí en todos los ámbitos.
La siguiente evolución en este viaje vendrá en la forma de AMD Instinct MI300, que tiene la memoria caché y el tejido en la parte inferior y los núcleos de CPU/GPU 3D apilados encima, junto con la integración de memoria 2.5D y el tejido de interconexión. El acelerador AMD MI300 también cuenta con una arquitectura APU de memoria unificada de última generación que permite que los núcleos de la CPU y la GPU compartan el mismo grupo de memoria de memoria HBM rápida.
Acelerador AMD MI250 (Arquitectura de memoria coherente CDNA 2):
- Simplifica la programación
- Interconexión Infinity de 3.ª generación con gastos generales más bajos
- Diseño modular estándar de la industria
Acelerador AMD MI300 (arquitectura APU de memoria unificada CDNA 3):
- Elimina las copias de memoria redundantes
- Comunicación de baja latencia y alto ancho de banda
- Bajo TCO con paquete APU de memoria unificada
Chips como el MI300 ayudarán a AMD a hiperacelerar su objetivo 30×25, que es ofrecer una mejora de eficiencia de 30x para 2025. Sin embargo, hay más, AMD habla sobre futuras arquitecturas de empaquetado y chiplet que contarán con una integración aún más estrecha de cómputo y memoria con alrededor de 0.2 Diseños pj/bit y PIM (Processing-In-Memory) que reducirán la energía de acceso hasta en un 85%. AMD también revela que están trabajando con DARPA en métodos de comunicación óptica para lograr un largo alcance con eficiencia energética.
Lo más destacado de la conferencia fue un diagrama de bloques de alto nivel de una futura arquitectura de sistema en paquete que desempeñará un papel clave para lograr el rendimiento de Zettascale. El chip que AMD mostró presenta un paquete avanzado para permitir la máxima integración eficiente de los elementos informáticos y la memoria junto con una comunicación a nivel de sistema lograda con ópticas de bajo consumo y alto ancho de banda.
Receptores ópticos de alto rendimiento:
Un receptor WDM de 0,96 pJ/b 7 × 50 Gb/s por fibra con CMOS apilado de 7 nm y troqueles fotónicos de silicio de 45 nm – AMD
¡Presta atención a este trabajo! ?
— Underfox (@Underfox3) 18 de febrero de 2023
La arquitectura APU de próxima generación presenta una combinación de tecnologías avanzadas de empaquetamiento 2D/2.5D/3D con una gama de aceleradores específicos de dominio, núcleos de cómputo heterogéneos, interfaz de chip a chip (UCIe) de alta velocidad, Co-Package Optics, Capas de memoria y más. En total, podemos crear 13 chiplets en el nivel superior, pero definitivamente podría haber aún más en la versión final que veremos en los próximos años.
En general, la combinación de todo esto permitirá a AMD lograr un impresionante sistema Zettascale de 10 000 GFLOPs/Watt en una capacidad de 100 MW, que es mucho menor que el diseño de 500 MW de las tecnologías existentes. Cuando se trata de chiplet y tecnologías de empaque avanzadas, AMD es sin duda un líder de la industria y parece que la compañía podría convertirse en la primera en alcanzar la barrera de la escala Zetta, tal como lo hicieron con Exascale.